

บทที่ 6

การประยุกต์ใช้เพทรีเน็ตในส่วนควบคุมเฟสลोजิก

ความนำ


ในการควบคุมการผลิตในโรงงานอุตสาหกรรมนั้น การควบคุมส่วนใหญ่เป็นการควบคุมลำดับการทำงานของอุปกรณ์ต่างๆ ในกระบวนการ ตัวควบคุมลำดับที่นิยมใช้กันแพร่หลายในอุตสาหกรรมคือเครื่องควบคุมแบบโปรแกรมได้ ลักษณะการทำงานของเครื่องควบคุมแบบโปรแกรมได้นั้นจะทำงานตามเงื่อนไขต่างๆ ตามที่กำหนดไว้โดยเก็บอยู่ในหน่วยความจำภายใน การเปลี่ยนแปลงขั้นตอนการทำงานต่างๆ ของระบบสามารถทำได้โดยการเขียนโปรแกรมการเขียนโปรแกรมที่อยู่ภายใน ภาษาที่นิยมใช้กันคือภาษาแลตเตอร์ (Ladder Logic Diagram) ซึ่งเป็นภาษาที่มีรูปแบบคล้ายการเขียนวงจรไฟฟ้า ในปัจจุบันขั้นตอนการผลิตมีขนาดใหญ่และซับซ้อนมากขึ้น ทำให้การออกแบบโปรแกรมรวมถึงการเปลี่ยนแปลง แก้ไข ภาษาแลตเตอร์ทำได้ยากขึ้น ที่ผ่านมามีเพทรีเน็ตเป็นเครื่องมือที่ได้รับความนิยมในการวิเคราะห์ระบบไม่ต่อเนื่อง เนื่องจากเพทรีเน็ตสามารถใช้ในการอธิบายเหตุการณ์ต่างๆ ได้อย่างดี ทำให้มีความพยายามออกแบบโปรแกรมภาษาแลตเตอร์โดยใช้เพทรีเน็ต ทำให้สามารถเขียนโปรแกรมสำหรับควบคุมลำดับได้ง่ายขึ้น

จากมาตรฐานของ ISA – S 88.01-1995 ได้มีการจัดแบ่งลำดับขั้นการทำงานของระบบเป็นลำดับขั้นต่างๆ เพื่อให้เกิดความสะดวกในการแก้ไขสูตรการผลิต ซึ่งทำให้โปรแกรมภายในเครื่องควบคุมแบบโปรแกรมได้มีลักษณะเป็นโมดูลทำให้เกิดความยืดหยุ่นในการออกแบบโปรแกรม ในหัวข้อนี้ได้กล่าวถึงการประยุกต์ใช้เพทรีเน็ตในการออกแบบการออกแบบส่วนควบคุมระดับเฟสสำหรับเครื่องควบคุมแบบโปรแกรมได้ซึ่งเรียกว่าเฟสลोजิก [10] ทำให้สามารถวิเคราะห์ระบบที่ต้องการออกแบบได้ และการออกแบบโปรแกรมแลตเตอร์มีลักษณะเป็นขั้นตอนวิธีที่แน่นอน ง่ายต่อการแก้ไข ปรับปรุง ในภายหลัง

การจัดแบ่งการทำงานแบบเฟส

จากมาตรฐานของ ISA – S 88.01-1995 ได้มีการจัดแบ่งลำดับขั้นการทำงานของระบบเป็นลำดับขั้น โดยส่วนที่เล็กที่สุดคือเฟส ซึ่งในแต่ละเฟสคือลำดับการทำงานชุดหนึ่งของอุปกรณ์ ตัวอย่างเช่น ยูนิตผสมวัตถุดิบอาจประกอบด้วยเฟสใส่วัตถุดิบ A เฟสใส่ส่วนผสม เฟส

วน เฟสให้ความร้อน เฟสปล่อยวัตถุดิบออก ดังนั้นเมื่อเราใช้เครื่องควบคุมแบบโปรแกรมได้เป็นเครื่องควบคุมในระดับนี้แล้ว หมายความว่าภายในเครื่องควบคุมแบบโปรแกรมได้ จะต้องมิมีมอดูลย่อยของการทำงานแต่ละเฟสเพื่อรอการเรียกใช้งาน แสดงดังรูป



รูปที่ 6.1 รูปแสดงเฟสลอจิกในหน่วยความจำของเครื่องควบคุมแบบโปรแกรมได้

ขั้นตอนการออกแบบเฟสลอจิกด้วยเพทรีเน็ต

ขั้นตอนการออกแบบเฟสลอจิกด้วยเพทรีเน็ต เริ่มจากการจำลองการทำงานเฟสลอจิกด้วยเพทรีเน็ต ในขั้นตอนนี้ต้องทำการกำหนดสถานะและเหตุการณ์ที่เป็นไปได้ทั้งหมดของเฟสลอจิกแล้วเขียนอยู่ในรูปของแบบจำลองเพทรีเน็ต เมื่อเขียนแบบจำลองได้แล้วจะนำแบบจำลองมาวิเคราะห์คุณสมบัติต่างๆ ประกอบด้วย Safeness, Boundedness, Liveness เพื่อแสดงว่าเฟสลอจิกที่ได้ออกแบบนั้นสามารถนำมาสร้างเป็นฮาร์ดแวร์ได้ และขั้นตอนสุดท้ายเป็นขั้นตอนการแปลงเพทรีเน็ตเป็นแผนภาพแลตเตอร์เพื่อใช้ในเครื่องควบคุมแบบโปรแกรมได้

ขั้นตอนการออกแบบเฟสลอจิกด้วยเพทรีเน็ตแสดงดังรูป



รูปที่ 6.2 ขั้นตอนการทำงานของส่วนจัดแบ่งการทำงาน

หลักการทำงานของเฟสลोजิก

เฟสลोजิกสามารถเขียนจำลองได้ดังรูป




รูปที่ 6.3 แบบจำลองเฟสลोजิก

การทำงานของเฟสลोजิกอธิบายได้ดังนี้ เมื่อเริ่มต้นสัญญาณที่ตำแหน่งขา ready จะอยู่ที่ตำแหน่ง "high" เพื่อแสดงความพร้อมในการทำงาน เมื่อต้องการให้เฟสลोजิกทำงานทำได้ โดยการส่งสัญญาณ "high" ไปที่ขา start ของเฟสลोजิก เมื่อเฟสลोजิกได้รับสัญญาณเริ่มทำงาน ดังกล่าวแล้ว สัญญาณขาออก ready จะอยู่ที่ตำแหน่ง "low" และ สัญญาณขาออก run จะอยู่ที่ตำแหน่ง "high" จนกระทั่งเมื่อเฟสลोजิกทำงานเสร็จสิ้นแล้ว สัญญาณที่ตำแหน่ง run จะกลับสู่สถานะ "low" และส่งสัญญาณ "high" ออกไปที่ตำแหน่ง done เพื่อแสดงสถานะเสร็จสิ้นการ

ทำงาน เมื่อต้องการสั่งให้เฟลลจิกเริ่มทำงานอีกครั้งหนึ่งสามารถทำได้โดยการส่งสัญญาณ "high" ไปที่ขา reset ทำให้เฟลลจิกอยู่ในสถานะพร้อมทำงานอีกครั้งหนึ่ง


อย่างไรก็ตาม ในขณะที่เฟลลจิกกำลังทำงาน (สัญญาณขาออก run จะอยู่ที่ตำแหน่ง "high") อาจมีเหตุการณ์ที่จะต้องให้เฟลลจิกหยุดทำงานชั่วคราว ทำได้โดยการส่งสัญญาณ "high" เข้าที่ขา hold เมื่อเฟลลจิกได้รับสัญญาณดังกล่าว เฟลลจิกจะหยุดทำงานชั่วคราวโดยการให้สัญญาณขาออก run จะอยู่ที่ตำแหน่ง "low" และแสดงสถานะการหยุดทำงานชั่วคราวที่ด้วยการให้สัญญาณขาออก held จะอยู่ที่ตำแหน่ง "high" ในขณะที่เมื่อต้องการให้เฟลลจิกได้รับสัญญาณ "high" ที่ขา restart เฟลลจิกจะกลับมาทำงานอีกครั้งหนึ่ง (สัญญาณขาออก run จะอยู่ที่ตำแหน่ง "high") จนกระทั่งเฟลลจิกทำงานเสร็จสิ้น แผนภาพเวลาแสดงการทำงานแสดงได้ดังรูป



รูปที่ 6.4 แผนภาพเวลาแสดงการทำงานของเฟลลจิก


การจำลองเฟสลอจิกโดยใช้เพทรีเน็ต

จากลักษณะการทำงานที่แสดงในแผนภาพเวลาการทำงานเห็นว่า เมื่อมองเฟสลอจิกในรูปแบบของวงจรไฟฟ้าแล้วสัญญาณขาเข้าที่ใช้ควบคุมระบบคือขอบขาขึ้นของสัญญาณทางไฟฟ้า และระดับสัญญาณขาออกของระบบคือสัญญาณทางไฟฟ้าเช่นกัน แสดงดังรูป




รูปที่ 6.5 เฟสลอจิกอยู่ในรูปแบบของฮาร์ดแวร์

เมื่อเราต้องการแปลงเฟสลอจิกดังกล่าวให้สามารถอธิบายการทำงานโดยใช้เพทรีเน็ตจึงจำเป็นต้องจัดรูปแบบความสัมพันธ์เพื่อเชื่อมโยงถึงกัน เมื่อเราเปรียบเทียบการทำงานของเฟสลอจิกในรูปแบบฮาร์ดแวร์กับการทำงานของระบบทั่วไปแล้วเห็นว่า การทำงานของระบบเกิดจากเหตุการณ์ต่างๆ ที่อาจเกิดขึ้นได้ในระบบ และการเกิดเหตุการณ์ดังกล่าวจะทำให้ระบบเกิดการเปลี่ยนแปลงของสถานะ ดังนั้นเห็นได้ว่าสัญญาณขาออกอาจเทียบได้กับเหตุการณ์และสัญญาณขาออกอาจเทียบได้กับสถานะของระบบ แสดงดังรูป



รูปที่ 6.6 ลักษณะความสัมพันธ์ของระบบ

และเมื่อแสดงการทำงานของระบบด้วยเพทรีเน็ต แสดงดังรูป




รูปที่ 6.7 ลักษณะความสัมพันธ์ของเพทรีเน็ต

จากการทำงานของเฟสลอจิกสามารถสรุป สถานะและเหตุการณ์ที่กำหนด แสดงดังตารางที่ 1

สถานะ	เหตุการณ์
1. เฟสลोजิกพร้อมทำงาน	1. สั่งให้เฟสลोजิกเริ่มทำงาน
2. เฟสลोजิกกำลังทำงาน	2. เฟสลोजิกทำงานเสร็จสิ้น
3. เฟสลोजิกทำงานเสร็จสิ้น	3. สั่งให้เฟสลोजิกเตรียมการทำงานต่อไป
4. เฟสลोजิกหยุดรอ	4. สั่งให้เฟสลोजิกหยุดรอ
	5. สั่งให้เฟสลोजิกทำงานต่อ
	6. ยกเลิกการทำงานของเฟสลोजิก

ตารางที่ 6.1 ตารางสถานะและเหตุการณ์ของเฟสลोजิก

เหตุการณ์จากตารางที่ 1 ทำให้เกิดการเคลื่อนที่จากสถานะก่อนและสถานะหลัง ย้ายมาร์กกิงสามารถเขียนรูปแบบการแสดงผลเพทรีเน็ตได้ดังรูป



รูปที่ 6.8 แบบจำลองเพทรีเน็ตของเฟสลोजิก

มาร์กกิงเริ่มต้นคือ $M_0 = [1000]^T$

ตารางสภาวะก่อนและหลังการเกิดเหตุการณ์ต่างๆ แสดงดังตาราง


เหตุการณ์		สถานะก่อน การเปลี่ยนแปลง	สถานะหลัง การเปลี่ยนแปลง
1.	สั่งให้เฟสลोजิกเริ่มทำงาน	1	2
2.	เฟสลोजิกทำงานเสร็จสิ้น	2	3
3.	สั่งให้เฟสลोजิกเตรียมการทำงานต่อไป	3	1
4.	สั่งให้เฟสลोजิกหยุดรอ	2	4
5.	สั่งให้เฟสลोजิกทำงานต่อ	4	2
6.	ยกเลิกการทำงานของเฟสลोजิก	4	1

ตารางที่ 6.2 ตารางสภาวะก่อนและหลังการเกิดเหตุการณ์

การวิเคราะห์เฟสลोजิกจากเพทรีเน็ต

จากที่เราได้จำลองการทำงานของเฟสลोजิกแล้ว ขั้นตอนต่อไปคือการวิเคราะห์คุณสมบัติของเฟสลोजิกว่าสามารถออกแบบเป็นฮาร์ดแวร์ได้หรือไม่ โดยการมีคุณสมบัติของเพทรีเน็ตต่างๆ ดังนี้ Safeness, Boundedness, Liveness โดยการพิจารณาจากรีชเอบิลิตี้ที่

จากแบบจำลองเพทรีเน็ตของเฟสลोजิกสามารถแสดงรีชเอบิลิตี้ที่ดังรูป



รูปที่ 6.9 รีชเอบิลิตี้ที่รีชของเฟสลोजิก

จากรีซเอบิลิตี้ที่สรุปได้ดังนี้

1. เพทรีเน็ตมีคุณสมบัติ Safeness เนื่องจากในทุกๆ เฟลสในทุกๆ โหนดของรีซเอบิลิตี้ที่มีค่าไม่มากกว่าหนึ่ง
2. เพทรีเน็ตมีคุณสมบัติ Boundedness เนื่องจากในทุกๆ เฟลสในทุกๆ โหนดของรีซเอบิลิตี้ที่มีค่าไม่มากกว่าค่าคงที่ค่าหนึ่ง นั่นคือหนึ่งนั่นเอง
3. เพทรีเน็ตมีคุณสมบัติ Liveness เนื่องจากในทุกๆ โหนดของรีซเอบิลิตี้ไม่เป็นเทอร์มินัลโหนด


จากข้อสรุปข้อที่ 1 และ 2 ได้ว่าแบบจำลองเฟลลจิกที่ออกแบบสามารถสร้างเป็นฮาร์ดแวร์ได้ โดยใช้อุปกรณ์แบบเปิด/ปิดเท่านั้น และไม่จำเป็นต้องใช้ตัวนับ เป็นส่วนประกอบของฮาร์ดแวร์ จากข้อสรุปที่ 3 ได้ว่าแบบจำลองเฟลลจิกที่ออกแบบไม่มีโอกาสที่จะเกิด Deadlock เลย

ตัวอย่างการแปลงเพทรีเน็ตเป็นแผนภาพแลตเตอร์

จากการวิเคราะห์แบบจำลองเฟลลจิกแล้วสรุปว่าเราสามารถนำมาใช้ได้ ในขั้นตอนนี้เป็นการแปลงแบบจำลองเฟลลจิกให้เป็นแผนภาพแลตเตอร์เพื่อให้สามารถนำไปโปรแกรมเครื่องควบคุมแบบโปรแกรมได้


การแปลงรูปจากเพทรีเน็ตเป็นแผนภาพแลตเตอร์นั้น เริ่มจากการจัดแบ่งส่วนของอินพุตและเอาต์พุตของระบบออกจากกัน โดยตลอดการทำงานของเพทรีเน็ตคือการเปลี่ยนแปลงสัญญาณขาออก ซึ่งการเปลี่ยนแปลงสัญญาณขาออกเป็นผลของสัญญาณขาเข้า เมื่อแสดงการทำงานดังกล่าวได้แล้วจึงเริ่มการเขียนแผนภาพแลตเตอร์เพื่อจัดความสัมพันธ์ของอินพุตและเอาต์พุตในสถานะของระบบต่างๆ ดังกล่าว

การเขียนแผนภาพแลตเตอร์นั้น เงื่อนไขสำคัญที่มีความสำคัญในการแสดงส่วนประกอบต่างๆ ในรูปแบบเพทรีเน็ตนั้นคือ ลอจิก AND และลอจิก OR สามารถอธิบายความสัมพันธ์ของแผนภาพแลตเตอร์และเพทรีเน็ต [16,17] ได้ดังรูป



รูปที่ 6.10 เพทรีเน็ตของลอจิก AND

พิจารณาในรูปที่ 6.10 แสดงเพทรีเน็ตของลอจิก AND เพลส p_4 จะมีมาร์กกิงได้ก็ต่อเมื่อเพลส p_1 และ p_2 และ p_3 ทั้งหมดถูกมาร์กกิงและทรานสิชัน t_1 ถูกยิงทรานสิชัน




รูปที่ 6.11 แผนภาพแลตเตอร์และเพทรีเน็ตของลอจิก OR

พิจารณาในรูปที่ 6.11 แสดงเพทรีเน็ตของลอจิก OR เพลส p_4 จะมีมาร์กกิงได้ก็ต่อเมื่อ ชุดของ p_1, t_1 หรือ p_2, t_2 หรือ p_3, t_3 ชุดใดชุดหนึ่งหรือหลายชุดถูกยิงทรานสิชัน


จากเงื่อนไขของ AND และ OR พิจารณาตัวอย่างการแปลงเพทรีเน็ตให้เป็นแผนภาพแลตเตอร์แสดงดังนี้

จุฬาลงกรณ์มหาวิทยาลัย




รูปที่ 6.12 ตัวอย่างการแปลงเพตริเน็ตเป็นแผนภาพแลดเดอร์ (1)

จากรูปที่ 6.12 (ก) เพลส p_2 จะถูกมาร์กได้ก็ต่อเมื่อทรานสิชัน t_1 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_1 เมื่อพิจารณาทรานสิชัน t_1 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_1 มีโทเค็นอยู่ภายใน 1 โทเค็น




รูปที่ 6.13 ตัวอย่างการแปลงเพตริเน็ตเป็นแผนภาพแลดเดอร์ (2)

จากรูปที่ 6.13 (ก) เพตริเน็ตมีลักษณะการทำงานคล้ายรูปที่ 6.12 แต่มีเงื่อนไขของเพลส p_2 กล่าวคือเพลส p_3 จะถูกมาร์กได้ก็ต่อเมื่อทรานสิชัน t_1 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_1 เมื่อพิจารณาทรานสิชัน t_1 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_1 และเพลส p_2 มีโทเค็นอยู่ภายในเพลสละ 1 โทเค็น



รูปที่ 6.14 ตัวอย่างการแปลงเพทรีเน็ตเป็นแผนภาพแลดเดอร์ (3)


จากรูปที่ 6.14 (ก) เมื่อทรานสิชัน t_1 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_1 จะทำให้โทเค้นปรากฏที่เพลส p_3 และเพลส p_4 และทรานสิชัน t_1 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_1 และเพลส p_2 มีโทเค้นอยู่ภายในเพลสละ 1 โทเค้น



รูปที่ 6.15 ตัวอย่างการแปลงเพทรีเน็ตเป็นแผนภาพแลดเดอร์ (4)

จากรูปที่ 6.15 (ก) เพลส p_3 จะถูกมาร์กได้ก็ต่อเมื่อทรานสิชัน t_1 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_1 หรือทรานสิชัน t_2 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_2

เมื่อพิจารณาทรานสิชัน t_1 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_1 มีโทเค้นอยู่ภายใน 1 โทเค้น และทรานสิชัน t_2 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_2 มีโทเค้นอยู่ภายใน 1 โทเค้น



รูปที่ 6.16 ตัวอย่างการแปลงเพทรีเน็ตเป็นแผนภาพแลตเตอร์ (5)

จากรูปที่ 6.16 (ก) เพลส p_2 จะถูกมาร์กได้ก็ต่อเมื่อทรานสิชัน t_1 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_1 เพลส p_3 จะถูกมาร์กได้ก็ต่อเมื่อทรานสิชัน t_2 ถูกอินาเบิลและเกิดการยิงทรานสิชัน t_2 และเมื่อพิจารณาทรานสิชัน t_1 และ t_2 เห็นว่าจะอินาเบิลได้ก็ต่อเมื่อที่เพลส p_1 มีโทเคินอยู่ใน 1 โทเคิน ซึ่งอาจมองเป็นการจัดแบ่งทรัพยากรก็ได้คือขณะใดขณะหนึ่ง ระบบสามารถอยู่ในสถานะ p_2 หรือ p_3 ได้เท่านั้น


แผนภาพแลตเตอร์ของเฟสลอจิก

การแปลงเพทรีเน็ตที่อธิบายการทำงานของเฟสลอจิกให้อยู่ในรูปของแผนภาพแลตเตอร์นั้น ส่วนต่างๆ ของแผนภาพแลตเตอร์ที่แปลงมาสามารถแบ่งออกเป็น 3 ส่วนดังรูป



รูปที่ 6.17 ส่วนต่างๆ ของแผนภาพแลตเตอร์ของเฟสลอจิก

จากแบบจำลองเพทรีเน็ตของเฟสลอจิก สามารถออกแบบแผนภาพแลตเตอร์ได้ดังรูป



รูปที่ 6.18 แผนภาพแลตเตอร์ของเฟสลอจิก

ส่วนที่ 1 ส่วนกำหนดจุดเริ่มต้นของเฟสลจิก ประกอบด้วยแถวที่ 1

แถวที่ 1 มาร์กกิงเริ่มต้นของระบบคือ $M_0 = [1000]$ คือมีโทเค็นอยู่ที่เฟส p_1 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานรอบแรกเป็นการเซตเอาต์พุตรีเลย์ p_1

ส่วนที่ 2 ส่วนกำหนดเงื่อนไขของลำดับการทำงาน ประกอบด้วยแถวที่ 2 ถึงแถวที่ 7

แถวที่ 2 โทเค็นจะปรากฏโทเค็นในเฟส p_2 ได้ก็ต่อเมื่อมีโทเค็นอยู่ที่เฟส p_1 และทรานสิชัน t_1 ถูกยิง และหลังจากทรานสิชัน t_1 ถูกยิงทำให้โทเค็นเคลื่อนที่ออกจากเฟส p_1 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานเซตเอาต์พุตรีเลย์ p_2 และรีเซตเอาต์พุตรีเลย์ p_1 ขึ้นกับสวิตช์ p_1 และ t_1

แถวที่ 3 โทเค็นจะปรากฏโทเค็นในเฟส p_3 ได้ก็ต่อเมื่อมีโทเค็นอยู่ที่เฟส p_2 และทรานสิชัน t_2 ถูกยิง และหลังจากทรานสิชัน t_2 ถูกยิงทำให้โทเค็นเคลื่อนที่ออกจากเฟส p_2 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานเซตเอาต์พุตรีเลย์ p_3 และรีเซตเอาต์พุตรีเลย์ p_2 ขึ้นกับสวิตช์ p_2 และ t_2

แถวที่ 4 โทเค็นจะปรากฏในเฟส p_4 ได้ก็ต่อเมื่อมีโทเค็นอยู่ที่เฟส p_2 และทรานสิชัน t_4 ถูกยิง และหลังจากทรานสิชัน t_4 ถูกยิงทำให้โทเค็นเคลื่อนที่ออกจากเฟส p_2 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานเซตเอาต์พุตรีเลย์ p_4 และรีเซตเอาต์พุตรีเลย์ p_2 ขึ้นกับสวิตช์ p_2 และ t_4

แถวที่ 5 เพทรินเน็ตจะกลับไปสู่สถานะเริ่มต้นคือ โทเค็นอยู่ในเฟส p_1 ได้ก็ต่อเมื่อมีโทเค็นอยู่ที่เฟส p_3 และทรานสิชัน t_3 ถูกยิง และหลังจากทรานสิชัน t_3 ถูกยิงทำให้โทเค็นเคลื่อนที่ออกจากเฟส p_3 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานเซตเอาต์พุตรีเลย์ p_1 และรีเซตเอาต์พุตรีเลย์ p_3 ขึ้นกับสวิตช์ p_3 และ t_3

แถวที่ 6 หลังจากโทเค็นปรากฏที่เฟส p_4 แล้ว เมื่อทรานสิชัน t_5 ถูกยิงจะทำให้โทเค็นปรากฏโทเค็นในเฟส p_2 อีกครั้งหนึ่ง ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเตอร์จึงออกแบบให้การทำงานเซตเอาต์พุตรีเลย์ p_2 และรีเซตเอาต์พุตรีเลย์ p_4 ขึ้นกับสวิตช์ p_4 และ t_5

แถวที่ 7 เพทรินเน็ตจะกลับไปสู่สถานะเริ่มต้นคือ โทเค็นอยู่ในเฟส p_1 ได้ก็ต่อเมื่อมีโทเค็นอยู่ที่เฟส p_4 และทรานสิชัน t_6 ถูกยิง และหลังจากทรานสิชัน t_6 ถูกยิงทำให้โทเค็นเคลื่อนที่ออกจาก


เพลต p_4 ดังนั้นเมื่อเขียนในรูปของแผนภาพแลตเดอริงจึงออกแบบให้การเซตเอาต์พุตรีเลย์ p_1 และรีเซตเอาต์พุตรีเลย์ p_4 ขึ้นกับสวิตช์ p_4 และ t_6

ส่วนที่ 3 ส่วนสับโมดูลย่อยของขั้นตอนการทำงาน ประกอบด้วย แถวที่ 8

แถวที่ 8 เมื่อพิจารณาสถานะของระบบในเพลต p_2 เห็นว่าเป็นส่วนการทำงานจริงของระบบ ฉะนั้นจึงมีส่วนของสับโปรแกรมย่อยเพื่อให้ออกแบบการทำงานของเฟสลอจิกได้

ตัวอย่างเฟสลอจิก


ในหัวข้อนี้เป็นการแสดงตัวอย่างโมดูลย่อยภายในเฟสลอจิก พิจารณาตัวอย่าง
ยูนิตดังกวางรูป



รูปที่ 6.19 ยูนิตดังกวาง

จากมาตรฐาน ISA-S88.01 ได้มีการแบ่งการทำงานเป็นส่วนย่อยๆ โดยส่วนที่เล็กที่สุดคือเฟส เมื่อพิจารณาอุปยุตินิตถึงกวน อาจแบ่งเป็นเฟสย่อยๆ คือ เฟสกวนส่วนผสม, เฟสใส่วัตถุดิบ A, เฟสใส่วัตถุดิบ B, เฟสปล่อยผลิตภัณฑ์ออก, เฟสล้างยูนิต เป็นต้น จากหลักการทำงานของเฟสลอจิกทำให้การควบคุมการทำงานในแต่ละเฟสย่อยๆ เปรียบเสมือนการทำงานภายในเฟสลอจิก

เมื่อพิจารณาการทำงานของเฟสกวนส่วนผสม โดยสมมุติให้การทำงานของเฟสกวนดังนี้ เมื่อพิจารณาจากกระบวนการจริงแล้วเห็นว่าการทำงานของเฟสกวนส่วนผสมคือการควบคุมทำงานของมอเตอร์สามเฟส ดังนั้นเมื่อมีการสั่งให้เฟสกวนส่วนผสมทำงานคือการสั่งให้มอเตอร์สามเฟสหมุน โดยเริ่มเดินแบบสตาร์-เดลต้า ซึ่งมีวงจรมอเตอร์สามเฟสกำลัง (Power Wiring) ดังรูปที่ 6.20




รูปที่ 6.20 การเริ่มเดินมอเตอร์แบบสตาร์-เดลต้า

การทำงานของมอเตอร์แบบสตาร์-เดลต้าอธิบายได้ดังนี้ จากรูปเป็นการต่อมอเตอร์สามเฟสเข้ากับคอนแทคเตอร์ K1, K2, K3 เห็นว่าสวิตช์ไฮดท์ของคอนแทคเตอร์ทั้งสามอยู่ในสถานะเปิดวงจร เมื่อต้องการเริ่มเดินมอเตอร์ การต่อขดลวดต้องต่อแบบสตาร์เพื่อลดกระแส

ในขณะที่สตาร์ท คืออยู่ในสถานะสวิตช์เอาต์พุตของคอนแทคเตอร์ K1 และ K2 อยู่ในสถานะปิดวงจรและสวิตช์เอาต์พุตของคอนแทคเตอร์ K3 อยู่ในสถานะเปิดวงจร เมื่อมอเตอร์หมุนไปแล้วช่วงเวลาหนึ่ง การต่อขดลวดจะเป็นแบบเดลต้า คือสวิตช์เอาต์พุตของคอนแทคเตอร์ K1 และ K3 อยู่ในสถานะปิดวงจรและสวิตช์เอาต์พุตของคอนแทคเตอร์ K2 อยู่ในสถานะเปิดวงจร

กำหนดการต่อคอนแทคเตอร์ K1, K2, K3 เข้ากับเอาต์พุตของ PLC คือ %Q001, %Q002, %Q003 ตามลำดับ

เมื่อเขียนแผนภาพแลดเดอร์ในส่วนโมดูลย่อยของขั้นตอนการทำงาน แสดงได้ดังรูปที่ 6.21



รูปที่ 6.21 แผนภาพแลดเดอร์ในส่วนการเดินมอเตอร์สามเฟส

จากรูป อธิบายการทำงานของแผนภาพแลดเดอร์ได้ดังนี้

แถวที่ 1 เมื่อเริ่มทำงานเอาต์พุต %Q001 จะทำงานทำให้สวิตช์เอาต์พุตของคอนแทคเตอร์ K1 ปิดวงจร เป็นการต่อสายไฟฟ้าทั้งสามเฟสเข้าที่มอเตอร์ที่ยังไม่มีการต่อขดลวดทำให้มอเตอร์ยังไม่เริ่มหมุน

แถวที่ 2 เมื่อเอาต์พุต %Q002 ทำงานแล้ว On Delay Timer จะเริ่มจับเวลา เมื่อเวลาผ่านไปเป็นเวลา 5 วินาที จะทำให้รีเลย์ %M001 ต่อดวงจร

แถวที่ 3 ในขณะที่เริ่มต้นเอาต์พุต %Q002 ต่อดวงจรทำให้สวิทช์เอาต์พุตของคอนแทคเตอร์ K2 ปิดวงจร ซึ่งทำให้มอเตอร์อยู่ในสถานะการต่อดวงจรแบบสตาร์ท

แถวที่ 4 รีเลย์ %M001 จะทำให้เอาต์พุต %Q003 ต่อดวงจรทำให้สวิทช์เอาต์พุตของคอนแทคเตอร์ K3 ปิดวงจร ซึ่งทำให้มอเตอร์อยู่ในสถานะการต่อดวงจรแบบเคลด้า



ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย