




อุปกรณ์วิเคราะห์สเปกตรัมรังสีแกมมา


ระบบวิเคราะห์สเปกตรัมรังสีแกมมา เป็นระบบนับรังสีชนิดคัดเลือกนับจำนวนรังสีเฉพาะขนาดความสูงของสัญญาณพัลส์แต่ละขนาด ที่สอดคล้องกับพลังงานของรังสีแกมมาที่ทำการถ่ายโอนในหัววัดรังสี เรียกระบบวัดรังสีชนิดนี้ว่า “Differential Counting System” ผลของการนับรังสีจะให้ข้อมูลรายละเอียดในรูปแบบสเปกตรัมพลังงานรังสีแกมมา ซึ่งปลดปล่อยจากการสลายตัวของสารกัมมันตรังสีหรือปฏิกิริยานิวเคลียร์บางชนิด ระบบวิเคราะห์สเปกตรัมรังสีแกมมาสามารถประยุกต์ใช้ในการวิเคราะห์ธาตุในเชิงคุณภาพและปริมาณ ทำให้ทราบถึงชนิดและปริมาณของไอโซโทปรังสี อันเป็นประโยชน์อย่างยิ่งต่องานศึกษาวิจัยด้านฟิสิกส์นิวเคลียร์และงานประยุกต์ใช้ต้นกำเนิดรังสีแกมมาในงานด้านอื่นๆ ส่วนประกอบที่สำคัญของระบบวิเคราะห์สเปกตรัมรังสีแกมมา แสดงในแผนภาพรูปที่ 2.1 ได้แก่ ระบบวัดนิวเคลียร์ส่วนหน้าและระบบวิเคราะห์ความสูงของพัลส์ โดยกระบวนการวิเคราะห์จะเริ่มที่ระบบวัดนิวเคลียร์ส่วนหน้าทำหน้าที่แปลงพลังงานของอนุภาคนิวเคลียร์ที่วัดได้ไปเป็นสัญญาณพัลส์ที่มีขนาดศักดาไฟฟ้า หรือความสูงของพัลส์เป็นสัดส่วนกับพลังงาน จากนั้นสัญญาณจะผ่านกระบวนการปรับแต่งให้มีอัตราสัญญาณพัลส์ต่อสิบบทวน (S/N) สูง ก่อนที่จะส่งให้ระบบวิเคราะห์ความสูงของพัลส์ทำหน้าที่คัดแยกความสูงของพัลส์ในแต่ละระดับพลังงาน ที่เวลาในการคัดเลือกเท่ากันทุกระดับความสูงตามธรรมชาติของการปลดปล่อยรังสี ทำให้ได้สเปกตรัมความสูงของพัลส์หรือสเปกตรัมพลังงาน การวิเคราะห์สัญญาณพัลส์ด้วยเทคนิคระบบเชิงตัวเลข จะช่วยให้สามารถวิเคราะห์สเปกตรัมความสูงของพัลส์ได้ครั้งละหลายช่องวัด โดยอาศัยการแปลงความสูงของพัลส์ที่จุดยอดสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Peak Height ADC) ซึ่งต่างจากการแปลงขนาดสัญญาณอนาล็อกทั่วไปในเครื่องมือวัดชนิดอื่นที่มีการแปลงสัญญาณที่ตำแหน่งใดๆ ตามจังหวะที่กำหนดต่อเนื่อง



รูปที่ 2.1 แผนภาพระบบวิเคราะห์สเปกตรัมรังสีแกมมา¹¹

2.1 ลักษณะสัญญาณพัลส์ทางรังสี

สัญญาณพัลส์จากการวัดรังสี เป็นสัญญาณที่เกิดจากอันตรกิริยาของรังสีกับตัวกลางวัดรังสี ภายในหัววัดรังสีหลังการถ่ายโอนพลังงาน โครงสร้างตัวเก็บประจุของหัววัดรังสีที่ได้รับการไบอัส เพื่อสร้างสนามไฟฟ้า จะทำหน้าที่รวบรวมปริมาณประจุไฟฟ้าที่เกิดจากกลไกการทำงานของหัววัดรังสีแต่ละชนิด โดยปริมาณประจุไฟฟ้า (Q) ที่เกิดขึ้นจะมากหรือน้อยขึ้นอยู่กับระดับพลังงานและประสิทธิภาพการถ่ายโอนพลังงานของตัวกลางในหัววัดรังสี ซึ่งเป็นปฏิภาคกัน ($Q \propto E$) จากนั้นปริมาณประจุไฟฟ้าที่ได้จะถูกเปลี่ยนเป็นสัญญาณไฟฟ้าในรูปสัญญาณพัลส์ ที่มีระดับความสูงของสัญญาณเป็นสัดส่วนกับพลังงานของรังสี ภายในหัววัดรังสีจะมีพฤติกรรมเป็นแหล่งจ่ายกระแสชั่วขณะขนาดเล็กลงตามจังหวะการวัดรังสี ซึ่งสามารถเขียนเป็นวงจรสมมูลได้ดังรูปที่ 2.2 ประจุไฟฟ้าที่เกิดขึ้นบนตัวเก็บประจุในแต่ละครั้งนั้น จะเปลี่ยนเป็นพัลส์ศักดาไฟฟ้าตกคร่อมตัวต้านทานที่ขนานในวงจร




รูปที่ 2.2 วงจรสมมูลภายในหัววัดรังสี

สัญญาณพัลส์ที่ได้จากหัววัดรังสีสามารถเขียนในเชิงสมการสัญญาณแรงดันไฟฟ้าได้เป็น^[2]

$$V_d = \frac{Q}{C_i} e^{-t/R_i C_i} \text{----- (1)}$$

เมื่อ	Q	=	ปริมาณประจุหลังจากการถ่ายโอนพลังงาน
	C_i	=	ค่าความจุในวงจรสมมูล ($C_d//C_c$)
	R_i	=	ค่าความต้านทานในวงจรสมมูล ($R_b//R_{in}$)
	t	=	เวลาใดๆ


ช่วงเวลาในการรวบรวมประจุในหัววัดรังสีชนิดต่างๆจะมีค่าต่างกันระหว่าง 1 ns – 10 μ s ดังนั้นวงจร ขยายส่วนหน้า (Preamplifier) จึงถูกออกแบบให้มีค่าเวลาที่ยาวนานกว่าเวลาในการรวบรวมประจุของหัววัดรังสีที่มีค่ามากที่สุด โดยปรกตินิยมกำหนดไว้ที่ 50 μ s ซึ่งทำให้สามารถเก็บข้อมูลของสัญญาณจากหัววัดรังสีได้ไม่คลาดเคลื่อน ค่าคงที่ดังกล่าวจะมีผลต่อการสลายสัญญาณพัลส์รังสี ทำให้เกิดการเกยกันของสัญญาณวัดรังสีได้เมื่อรังสีที่ตกกระทบมีระยะเวลาสั้นกว่าช่วงเวลาคายประจุในวงจรสมมูล ซึ่งสามารถทำการคัดแยกได้ในวงจรขยายหลักทั้งนี้เนื่องจากสัญญาณพัลส์ทางรังสีมีขนาดเล็กและมีสิ่งรบกวน (Noise) ปะปนมากับสัญญาณพัลส์ของรังสีเสมอ ดังนั้นก่อนการวิเคราะห์ขนาดสัญญาณพัลส์ จำเป็นต้องแยกส่วนที่เป็นสัญญาณรบกวนออกไปโดยผ่านอุปกรณ์ขยายสัญญาณที่มีย่านตอบสนองความถี่แคบ (Narrow Band Amplifier) เพื่อให้เหลือเฉพาะองค์ประกอบของสัญญาณพัลส์ทางรังสีเท่านั้นตามเทคนิคการวิเคราะห์สเปกตรัม (Spectroscopy) สัญญาณพัลส์ที่ผ่านกระบวนการกรองความถี่เพื่อขจัดสิ่งรบกวน จะสูญเสียองค์ประกอบสัญญาณที่คาบเกี่ยวกับสัญญาณรบกวนจากเดิมที่เป็นรูปเอกซ์โพเนนเชียล (Exponential) ไปเป็นรูปเกาส์เซียน (Gaussian) จึงมักเรียกกระบวนการนี้อีกอย่างหนึ่งว่า การแต่งรูปสัญญาณ (Wave Shaping) และการเปลี่ยนตำแหน่งจุดตัดความถี่ของตัวกรองความถี่มีผลโดยตรงต่อรูปสัญญาณ จึงเกี่ยวข้องกับเวลาในการแต่งสัญญาณ (shaping time) เปลี่ยนไป เมื่อเวลาในการแต่งสัญญาณยาวสัญญาณมีโอกาסקกกันมาก หากเวลาในการแต่งสัญญาณสั้นจะสามารถรับอัตรานับรังสีได้สูงดังแสดงในรูปที่ 2.3



รูปที่ 2.3 แผนภาพกระบวนการทางสัญญาณของระบบวิเคราะห์สเปกตรัม

2.2 เครื่องวิเคราะห์ความสูงของพัลส์แบบหลายช่อง

เครื่องวิเคราะห์แบบหลายช่องอาศัยการแจกแจงความสูงของพัลส์ที่มีระดับต่างกันในแต่ละครั้งที่รังสีตกกระทบ หลักการวิเคราะห์อาศัยการแจกแจงขนาดความสูงของพัลส์ที่ได้รับมาจากอุปกรณ์ขยายสัญญาณส่วนหน้า โดยเก็บข้อมูลจำนวนครั้งของความสูงพัลส์และแสดงเป็นข้อมูลแต่ระดับความสูงเทียบกับจำนวนครั้งที่นับได้ในรูปฮิสโตแกรม (Histogram) ที่มีแกนนอนแสดงขนาดความสูงของพัลส์ หรือสามารถเทียบเท่ากับพลังงาน และกำหนดให้แกนตั้งเป็นหน่วยจำนวนนับครั้งที่รังสีตกกระทบในแต่ละความสูงของพัลส์ ดังนั้นอุปกรณ์เปลี่ยนสัญญาณอนาลอกที่ตำแหน่งความสูงเป็นสัญญาณเชิงตัวเลข (Peak Height ADC) จึงเป็นสิ่งสำคัญในกระบวนการของระบบวิเคราะห์ความสูงของพัลส์แบบหลายช่อง ดังรูปแสดงการแจกแจงพลังงานรูปที่ 2.4 ก. และ 2.4 ข.



ก. ฮิสโตแกรมการกระจายความสูงของพัลส์

ข. การคัดเลือกขนาดของพัลส์เชิงตัวเลข

รูปที่ 2.4 การแจกแจงความสูงของพัลส์ที่สอดคล้องกับพลังงาน

ความสูงของพัลส์คือขนาดศักดาไฟฟ้า หรือเทียบได้กับพลังงานของรังสีที่ตกกระทบหัววัดรังสีเมื่อนำมาวิเคราะห์ด้วยระบบวัด การแบ่งสเกลของความสูงพัลส์จะทำให้แยกความแตกต่างของพลังงานรังสีได้ และสเกลแต่ละระดับจะสอดคล้องกับช่องวิเคราะห์สัญญาณพัลส์ ดังนั้นจำนวนช่องวิเคราะห์จะมากเพียงใดนั้น จึงขึ้นอยู่กับความสามารถในการแจกแจงพลังงานของหัววัดรังสี (Energy Resolution) เช่น หัววัดโซเดียมไอโอไดน์ (ทลเลียม) ต้องการความละเอียดของช่องวิเคราะห์ 1024 ช่อง และจำนวนช่องวิเคราะห์สำหรับหัววัดชนิด HPGe, Si(Li) ซึ่งมีความสามารถในการแจกแจงพลังงานสูงกว่าจะต้องการช่องวิเคราะห์มากถึง 2048 ช่อง จึงจะสามารถรองรับรายละเอียดสเปกตรัมพลังงานซึ่งมีความแตกต่างกันได้ชัดเจน และส่งผลถึงความคลาดเคลื่อนในการใช้พื้นที่ได้พิกสำหรับเทคนิคทางารวัดรังสีเพื่อการวิเคราะห์ธาตุเชิงปริมาณ

2.3 วงจรแปลงสัญญาณที่ใช้ในระบบวิเคราะห์แบบหลายช่อง

กระบวนการวิเคราะห์ความสูงของพัลส์ เพื่อนำไปบันทึกในช่องวิเคราะห์ขนาดพัลส์นั้น จำเป็นต้องใช้วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลเป็นหลักในการทำงาน จากนั้นจึงจะนำข้อมูลดิจิทัลส่งไปเก็บไว้ในหน่วยความจำ ซึ่งอาจออกแบบให้เชื่อมต่ออยู่กับวงจรแปลงสัญญาณพัลส์ในตัวหรือผ่านระบบการเชื่อมโยงสัญญาณ (Interface) กับหน่วยความจำภายนอกตัวอย่าง เช่น การวิเคราะห์ความสูงของสัญญาณพัลส์ด้วยการใช้คอมพิวเตอร์ควบคุม

โดยทั่วไปแล้ววงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลจะเป็นการแปลงแบบต่อเนื่อง แต่การวัดความสูงของพัลส์นิวเคลียร์ซึ่งมีเวลาปรากฏของสัญญาณพัลส์แบบเร้นดอม (Random) จะวัดความสูงของสัญญาณไฟฟ้าที่ได้จากวงจรขยายหลัก ณ ตำแหน่งสัญญาณที่มีค่าสูงสุด (Peak Height) ด้วยหลัก การทำงานของอุปกรณ์แปลงสัญญาณอนาลอกเป็นดิจิทัล ซึ่งสามารถแบ่งได้โดยใช้เวลาเป็นตัวบ่งชี้ คือวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบฐานเวลาคงที่ (Fixed Conversion Time) และวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบสัญญาณเวลาแปรผัน (Variable Conversion Time) แบ่งตามการทำงานได้ดังนี้

วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบเวลาแปลงผันคงที่

- วงจรแปลงแบบซัคเซสซีฟ (Successive Approximate)
- แฟลช ADC
- ไลน์ไพป์ไลน์ (Pipeline)


วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบเวลาแปลงผันแปรผัน

- Wilkinson หรือ Slope ADC

เครื่องวิเคราะห์แบบหลายช่อง จะมีความสามารถในการวิเคราะห์ความสูงของพัลส์ที่ขึ้นอยู่กับความเร็วในการแปลงผันสัญญาณ (Conversion Time) ความเสถียรของการแปลงสัญญาณ (stability) ความเป็นเชิงเส้นของการแปลงสัญญาณ (Linearity) และความละเอียดของช่องวัด (Resolution)

2.3.1 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบวิลคินสัน (Wilkinson ADC)^[3]

การแปลงผันสัญญาณแบบวิลคินสันนั้น มีพื้นฐานการทำงานบนการนับสัญญาณนาฬิกา (Counting ADC) ที่สอดคล้องกับขนาดความสูงของพัลส์ ดังแสดงแผนภาพการทำงานในรูปที่ 2.5 ขณะที่สัญญาณพัลส์เข้ามาจะมีการตรวจสอบระดับสัญญาณที่ตำแหน่งเทรชโฮลด์ (Threshold) และตำแหน่งพีคเมื่อตัวเก็บประจุในวงจรตรวจจับความสูงของพัลส์ (Peak Detector) รับประจุถึงค่าสูงสุด จะสร้างสัญญาณลจิกเพื่อเปิดเกตของวงจรมับแบบไบนารี (Binary Counter) และเริ่มนับสัญญาณนาฬิกา พร้อมกับคายประจุบนตัวเก็บประจุของวงจรตรวจจับความสูงของพัลส์ด้วยวงจรจ่ายกระแสไฟฟ้าคงที่ (Constant Current Source) ตัวเก็บประจุจะคายประจุจนมีศักดาไฟฟ้าบนตัวเก็บประจุลดลงจนถึงระดับที่ตั้งไว้ค่าหนึ่ง วงจรตรวจจับระดับสัญญาณศูนย์ (Zero Crossing Detector) จะสร้างสัญญาณเปิดเกตทำให้สัญญาณนาฬิกาหยุดนับ คาบเวลาในการเปิดเกตจะเป็นสัดส่วนกับขนาดความสูงของพัลส์ ดังนั้นจำนวนสัญญาณนาฬิกาที่นับได้จะเป็นสัดส่วนโดยตรงกับขนาดความสูงของพัลส์ที่เข้ามาด้วยด้วย จำนวนครั้งของข้อมูลดิจิทัลที่ได้จากวงจรมับไบนารี หลังจากเปิดเกตจะถูกจัดในหน่วยความจำโดยทันที



รูปที่ 2.5 การแปลงผันสัญญาณแบบวิลคินสัน

ดังนั้นเวลาที่สูญเสียไปกับการวิเคราะห์ข้อมูล 1 ครั้งจะมีค่าดังนี้


$$\text{ADC dead time} = \left(\frac{1}{f} \times n\right) + t_s \quad \text{----- (2)}$$

เมื่อ	f	=	ความถี่ของสัญญาณนาฬิกา
	n	=	ตำแหน่งช่องวิเคราะห์
	t_s	=	เวลาในการเก็บข้อมูล

จะเห็นได้ว่าการแปลงสัญญาณพัลส์ที่มีความสูงมาก จะมีค่ารหัสนาฬิกาที่สอดคล้องกับช่องวิเคราะห์ตำแหน่ง (n) สูง ทำให้สูญเสียเวลา (dead time) ในการแปลงผันมากกว่าสัญญาณพัลส์รั้งที่มีขนาดเล็กหรือพลังงานต่ำ แต่ความคลาดเคลื่อนในการแปลงผันจะอยู่ที่ ± 1 ลูกสัญญาณนาฬิกา ทำให้วงจรแปลงสัญญาณพัลส์ในแบบ Slope นี้มีความเป็นเชิงเส้นตลอดย่านการแปลงสัญญาณสูงมาก

2.3.2 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบแฟลช (Flash ADC)

การแปลงผันสัญญาณอนาลอกเป็นดิจิตอลด้วยวิธีขนานหรือวิธีแฟลช (Parallel or Flash Method) เป็นการแปลงผันสัญญาณที่มีความเร็วสูงสุด แต่เป็นวิธีการที่ใช้กำลังไฟฟ้ามก เนื่องจาก การออกแบบอุปกรณ์แปลงผัน ADC แบบแฟลชนั้นต้องใช้ตัวเปรียบเทียบแรงดัน (Voltage Comparator) $2^n - 1$ ตัวเรียงกันอย่างขนานในแนวตั้ง (Stack) ดังรูปที่ 2.6 ตัวเปรียบเทียบแต่ละตัว จะรับสัญญาณแรงดันที่ไม่ทราบค่า V_u ทางด้าน V_m ชุดความต้านทานขั้นบันได (Reference Resistor Ladder) จะสร้างแรงดันอ้างอิงที่ป้อนให้ตัวเปรียบเทียบจากค่าน้อยไปหามาก โดยตัวเปรียบเทียบแต่ละระดับจะรับแรงดันต่างกัน 1 LSB (แรงดันสำหรับ 1 บิต)



V_R^* = แรงดันอ้างอิงที่เกิดจากผลรวมของแต่ละระดับที่ใกล้เคียง V_{IN}


รูปที่ 2.6 ระบบแปลงผันอนาลอกเป็นดิจิตอลแบบแฟลช

เมื่อสัญญาณอนาลอกถูกป้อนเข้า Comparator Bank ตัวเปรียบเทียบทุกตัวที่ $V_R^* < V_{IN}$ จะแสดงแรงดันออกเป็น High และตัวเปรียบเทียบทุกตัวที่ $V_R^* > V_{IN}$ จะแสดงแรงดันออกเป็น Low เนื่องจากตัวเปรียบเทียบทุกตัวเป็นแบบวงจรถกสถานะ (Latching) ดังนั้นจะยังคงสถานะ High หรือ Low จนกระทั่งถูกกระตุ้น (Strobe) ให้อ่านข้อมูลในตัวถอดรหัส (Encode) เพื่อแปลงผันเป็นรหัสดิจิตอล จากรูปที่ 2.6 ถ้าเป็นวงจรของ ADC 8 บิต จะต้องใช้ตัวเปรียบเทียบทั้งหมด $2^8 - 1 = 255$ ตัว และความต้านทาน 255 ตัว ยังต้องใช้ Logic Gate เพื่อแปลงผันเอาต์พุตจากตัวเปรียบเทียบให้เป็นรหัสดิจิตอลจึงทำให้ใช้กำลังไฟฟ้ามก และความเป็นเชิงเส้นเมื่อจำนวนบิตมากขึ้นจะทำได้ยาก เนื่องจากไม่สามารถสร้างตัวต้านทานให้มีค่าเท่ากันได้ทั้งหมด อย่างไรก็ตามการแปลงผันของ ADC แบบแฟลชมีความเร็วสูงมาก เนื่องจากใช้เทคนิคอ่านข้อมูล (Look up Table) หลังการเปรียบเทียบทันที ดังนั้นการสูญเสียเวลาในการแปลงผันจะอยู่ในเวลาเฉพาะการเก็บข้อมูลเท่านั้นในการใช้งานเพื่อความถูกต้องแม่นยำในการแปลงผันสัญญาณ จำเป็นจะต้องเพิ่มวงจรแซมเปิลแอนด์โฮลด์ (Sample and Hold) สำหรับจับค่าแรงดันสัญญาณไว้ก่อนจะส่งให้ ADC นี้


2.3.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบซัคเซสซีฟ แอปพรอกซิเมชัน (Successive Approximation ADC ; SAR) ^[4]

รูปแบบของการแปลงสัญญาณนั้น จะเป็นไปในลักษณะของการประมาณค่าอย่างต่อเนื่อง (Successive Approximation Method) กระบวนการทำงานของ ADC แบบประมาณค่าด้วยวิธีซัคเซสซีฟ แสดงได้ดังรูปที่ 2.7 ก. ซึ่งประกอบด้วยวงจร DAC วงจรเปรียบเทียบสัญญาณ (Comparator) และรีจิสเตอร์ของซัคเซสซีฟแอปพรอกซิเมชัน (Successive Approximation Register) หรือ SAR ดังในรูปที่ 2.7 ข. สัญญาณอินพุตที่เป็นแรงดันอนาลอก (V_{in}) หลังจากถูกแปลงสัญญาณดิจิทัลเอาต์พุตแล้วสามารถนำออกไปใช้งานได้ทั้งแบบขนาน (Parallel Digital Output) และแบบอนุกรม (Serial Digital Output) โดยสัญญาณควบคุมการทำงานของระบบประกอบด้วยสัญญาณ 3 ชุดคือ

1. สัญญาณเริ่มต้นการแปลงสัญญาณ (Start of Conversion) เป็นสัญญาณที่ป้อนให้กับ ADC เพื่อสั่งเริ่มต้นกระบวนการแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัล
2. สัญญาณสิ้นสุดการแปลงสัญญาณ (End of Conversion) เป็นสัญญาณที่ส่งออกจาก ADC เพื่อบอกให้รู้ว่ากระบวนการแปลงสัญญาณได้เสร็จสิ้นสมบูรณ์แล้ว
3. สัญญาณนาฬิกาภายนอก (Clock In) เป็นสัญญาณนาฬิกาจากภายนอกที่ป้อนให้กับ ADC เพื่อกำหนดฐานเวลาอ้างอิงให้กับลำดับกระบวนการแปลงสัญญาณ



ก. แสดงการประมาณค่าสัญญาณอนาลอกขนาด 4 บิต



ข. วงจร ADC แบบซัคเซสซีฟแอปพรอกซิเมชัน

รูปที่ 2.7 กระบวนการของ ADC แบบซัคเซสซีฟแอปพรอกซิเมชัน

จากรูปที่ 2.7 ก. แสดงการแปลงสัญญาณอนาลอกเป็นดิจิทัลขนาด 4 บิต แบบประมาณค่าการทำงานโดยอาศัยการเปรียบเทียบขนาดแรงดันผลต่างของตัวเปรียบเทียบระหว่าง V_{in} และ V_{out} ของ DAC กับแรงดันอ้างอิงในแต่ละบิตภายใน SAR ในการเลื่อนลำดับการแปลงแต่ละครั้ง โดยแรงดันอ้างอิงจะเริ่มจากสแตจแรกเท่ากับค่าเต็มสเกลของ ADC หรือ R จากนั้นจะลดลงด้วยค่าหารสอง คือ $R/2$, $R/4$ และ $R/8$ ตามลำดับ เมื่อ ADC ได้รับคำสั่งเริ่มการแปลงสัญญาณรหัสดิจิทัลจาก SAR ที่ต่อตรงกับ DAC จะส่งค่าอนาลอกเป็น 0 ไปเทียบกับ V_{in} ผลต่างจึงเท่ากับ V_{in} ส่งไปเปรียบเทียบกับแรงดันอ้างอิง R ในสแตจแรกพบว่า $V_{in} > 1/2$ ของ R/2 SAR จะเซตค่าแรงดันบิตแรกเป็น 1 ขณะที่บิตอื่นเป็น 0 สั่งให้ DAC แปลงค่าแรงดัน V_{out1} ไปเปรียบเทียบกับ V_{in} ทำให้เหลือแรงดันเปรียบเทียบเป็น A ในลำดับที่ 2 สัญญาณ A จะถูกส่งไปเปรียบเทียบกับแรงดันอ้างอิง R/2 ในสแตจสองพบว่า $A < 1/2$ ของ R/2 SAR จะเซตค่าบิตที่ 2 เป็น 0 บิตที่เหลือยังคงเป็น 0 และส่งข้อมูลดิจิทัลให้ DAC แปลงค่าแรงดัน V_{out2} ซึ่งมีค่าเท่าเดิมไปเปรียบเทียบกับ V_{in} จึงทำให้แรงดันเปรียบเทียบยังคงเป็น A ในลำดับที่ 3 สัญญาณ A จะถูกส่งไปเปรียบเทียบกับแรงดันอ้างอิง R/4 ในสแตจ 3 พบว่า $A > 1/2$ ของ R/4 SAR จะเซตค่าบิตที่ 3 เป็น 1 บิตที่เหลือเป็น 0 และส่งข้อมูลดิจิทัลนี้ให้ DAC แปลงค่าแรงดัน V_{out3} ไปเปรียบเทียบกับ V_{in} ทำให้เหลือค่าแรงดันเปรียบเทียบเป็น B ในลำดับที่ 4 สัญญาณ B จะส่งไปเปรียบเทียบกับแรงดันอ้างอิง R/8 ในสแตจ 4 พบว่า $B > 1/2$ ของ R/8 SAR จะเซตค่าบิตที่ 4 เป็น 1 เป็นการสิ้นสุดการแปลงสัญญาณ ค่าดิจิทัลบน SAR จะส่งไปยัง SRG เป็นผลการแปลงไบนารี พร้อมทั้งส่งสัญญาณสิ้นสุดการแปลงจาก ADC ออกมา

จากหลักการแปลงสัญญาณค่าเอาต์พุตของ SAR ด้วยวิธีการดังรูปจะเห็นว่า SAR ต้องใช้สัญญาณนาฬิกา 1 ลูก เพื่อใช้ในการเปรียบเทียบแต่ละบิต ดังนั้นช่วงเวลาที่ใช้สำหรับการแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลในหนึ่งรอบ จึงมีค่าขึ้นอยู่กับคาบเวลาของสัญญาณนาฬิกาที่ใช้ รวมทั้งบิตของวงจรอีกด้วย ซึ่งสามารถเขียนความสัมพันธ์ดังกล่าวได้เป็น

$$T_c = T \times (n + 1) \quad \text{----- (3)}$$


เมื่อ	T_c	=	ช่วงเวลาที่ใช้ในการแปลงสัญญาณ
	T	=	คาบเวลาของสัญญาณนาฬิกาที่ใช้ในวงจร
	n	=	จำนวนบิตของวงจร ADC

ตัวอย่างเช่น ADC แบบซัคเซสซีฟแอฟพรอกซิเมชัน ขนาด 8 บิต ความถี่ 1 MHz (1 μ s) ช่วงเวลาของการแปลงสัญญาณของวงจรหาได้จาก

$$T_c = (1 \mu s) \times (8 + 1) = 9 \mu s$$


2.3.4 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบไปป์ไลน์ (Pipe Line ADC)^[5]

การแปลงผันสัญญาณอนาลอกเป็นรหัสเชิงดิจิทัลแบบไปป์ไลน์ เป็นการแปลงสัญญาณอนาลอกเป็นดิจิทัลที่พัฒนามาจากพื้นฐานของการแปลงผันแบบเฟลช จากข้อเสียที่เกิดขึ้นของเฟลชคอนเวอร์เตอร์ที่ต้องมีตัวเปรียบเทียบ (Comparator) เท่ากับ $2^{\text{bit}} - 1$ เช่นใน 10 บิต ต้องมี 1023 ตัว ทำให้ไม่สามารถเพิ่มความละเอียดต่อช่องสัญญาณได้เมื่อต้องการความละเอียดมากกว่า 10 บิต ปัจจุบันได้มีการพัฒนาเทคนิคในการแปลงสัญญาณใหม่เพื่อให้ได้ความละเอียดและความเร็วในการประมวลผล คือการใช้ข้อดีของวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบเฟลช มาแบ่งช่วงการทำงานในระดับบิตย่อย ทำให้บางครั้งมีการเรียกเทคนิคนี้ว่าเป็น sub-ranging หรือ half-flash



รูปที่ 2.8 การแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบไปป์ไลน์

จากรูปที่ 2.8 จะเห็นว่าจำนวนบิตของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลได้ถูกแยกออกเป็นส่วนๆ เรียกว่า สเตจ (Stage) ในแต่ละสเตจจะทำการแปลงผันสัญญาณอนาลอกเป็นของตนเองต่อ 1 บิตแฟลช ADC หรือหลายบิตแฟลช ADC เช่น จากสเตจแรก ADC ที่มี ADC อยู่ 3 บิตบน (MSB) เมื่อแปลงเป็นค่าดิจิตอลแล้วจะถูกเก็บค่าไว้ 3 บิต และแปลงกลับไปเป็นอนาลอกขนาดความละเอียด 3 บิต แล้วนำไปหักล้างกับสัญญาณอนาลอกอินพุตเพื่อทำให้ได้ค่าที่เหลืออยู่ (Residue) นำไปทดเป็นค่าความละเอียดที่ย่อยลงไปเป็นค่าบิตที่สูงขึ้น ซึ่งจะให้ค่าความละเอียดเป็น $2^3 - 1 = 8$ ระดับ หรือใช้คอมพาราเตอร์ 7 ตัว เมื่อรวมกับ 3 บิตล่างจะใช้ตัวคอมพาราเตอร์เพียง 14 ตัวเท่านั้น จากรูปที่ 2.9 วงจรส่วนสุดท้ายของแต่ละสเตจจะถูกขยายสัญญาณเป็น 16, 8, 4 เท่า เพื่อให้สเตจต่อไปทำการแปลงเช่นนี้ไปจนถึง สเตจที่ 4 เมื่อทำการรวมค่าในแต่ละสเตจจะทำให้ได้ ADC ขนาด 12 บิต โดยใช้คอมพาราเตอร์เพียง $31 + 15 + 7 + 7 = 60$ ตัว ในบางครั้งจึงเรียกกระบวนการนี้ว่า 'Semi Flash ADC' เมื่อ ADC สเตจที่ 1 ได้รับอินพุตจากวงจรแชนเนลเปิดแอนด์โฮลด์ จะถูกแปลงด้วยวงจร ADC ที่เป็นแฟลชแล้วคงค่าบิตค้างไว้ จากนั้นจึงทำการแปลงค่ากลับด้วยวงจร DAC เพื่อนำไปเปรียบเทียบกับสัญญาณอนาลอกอินพุตและหักล้างกัน ส่วนต่างที่เกิดขึ้นจะถูกนำไปคำนวณในบิตคง เหลือโดยมีการขยายสัญญาณเป็น 2 เท่า หรือมากกว่าตามจำนวนบิตคงเหลือที่สอดคล้องกับแรงดันอ้างอิงภายในตัวไอซี แรงดันอินพุตในสเตจที่ 2 จะมีกระบวนการเหมือนกับสเตจแรก เพื่อให้ได้ความละเอียดของจำนวนบิตที่ต้องการ จากรูปแบบการทำงานนี้จะเห็นว่าการเลื่อนสเตจแต่ละครั้งอาศัยสัญญาณนาฬิกา 1 ลูก ดังนั้นในกระบวนการแปลงสัญญาณ 8 สเตจ จะต้องใช้สัญญาณนาฬิกาจำนวน 8 ลูก จึงจะได้ผลลัพธ์ครบสมบูรณ์ทุกบิต แต่สำหรับการสร้างไอซีในยุคปัจจุบันได้มีการเพิ่มจำนวนบิตต่อสเตจให้มากขึ้น เช่น ไอซีเบอร์ AD9220 ของบริษัท อนาลอก ดีไวส์ (Analog Device Co.) ได้แบ่งจำนวนบิตในแต่ละสเตจเป็น 5, 4, 3, 3



รูปที่ 2.9 โครงสร้างไอซี ADC แบบไปป์ไลน์

จากคุณสมบัติข้างต้นทำให้ ADC แบบไปป์ไลน์มีความสามารถในการแปลงสัญญาณที่ให้ความเร็วสูงและมีจำนวนความละเอียดได้ถึง 16 บิต สิ้นเปลืองกำลังไฟฟ้าต่ำ อีกทั้งเมื่อพิจารณาคุณลักษณะของวงจร ADC แบบไปป์ไลน์ จะสามารถสรุปข้อดีและข้อเสียได้ดังนี้

- ข้อดี
- มีความละเอียดในการแปลงสัญญาณได้ถึง 16 บิต ในปัจจุบัน
 - มีความเร็วในการแปลงสัญญาณต่ำกว่า 100 ns หรือใช้กับความถี่ได้สูงถึง 200 MHz
 - ใช้กำลังไฟฟ้าต่ำ
- ข้อเสีย
- วงจรอ้างอิงแรงดันไฟฟ้าในตัวไอซีมีความซับซ้อน
 - ข้อมูลดิจิทัลจะถูกหน่วงออกไปตามจำนวนสเตจของ ADC
 - มีความอ่อนไหวต่อสัญญาณรบกวน ทำให้ต้องมีการออกแบบวงจรซับซ้อนกว่าการแปลงสัญญาณแบบอื่น

2.4 ประสิทธิภาพการทำงานของวงจรแปลงผันสัญญาณ

การแปลงผันสัญญาณอนาลอกเป็นสัญญาณดิจิทัล อาศัยหลักการหารแบ่งอัตราส่วนเป็นสำคัญ สัญญาณอนาลอกอินพุต V_i จะถูกแปลงผันเป็นเศษส่วนโดยเทียบกับสัญญาณอ้างอิง V_R เอาต์พุตที่เป็นสัญญาณดิจิทัลของตัวแปลงผัน คือ รหัสที่แทนเศษเหลือ ซึ่งเป็นไปตามวิธีการแปลงฐานเลขจากระบบเลขฐานสิบเป็นระบบเลขฐานสอง จึงทำให้เกิดความสอดคล้องของสัญญาณอนาลอกและดิจิทัลขึ้น ดังนั้นถ้าเอาต์พุตของตัวแปลงผันประกอบด้วย n บิต จำนวนของระดับเอาต์พุตที่เทียบเท่าระดับสัญญาณอนาลอกจะมีจำนวน 2^n ระดับสำหรับการแปลงผันแบบหนึ่งต่อหนึ่ง ขนาดของอินพุตจะถูกแบ่งเป็นส่วนๆ (Quantized) ด้วยขนาดจำนวนเท่ากัน แต่แต่ละระดับเป็นค่าอนาลอก ค่าที่อยู่ถัดไปจะมีรหัสต่างกันและเรียกว่า ขนาดบิตที่มีนัยสำคัญน้อยที่สุด (Least Significant Bit, LSB) ซึ่งความละเอียดของระดับสัญญาณสามารถคำนวณได้จาก

$$\text{LSB} = \frac{\text{FSV}}{2^n} \quad \text{-----} \quad (4)$$


เมื่อ $\text{LSB} =$ ค่าของบิตนัยสำคัญน้อยที่สุด

$\text{FSV} =$ ค่าเต็มสเกลของระดับสัญญาณอนาลอกอินพุต (Full Scale Analog Voltage)

$n =$ จำนวนบิต

ความเป็นเชิงเส้นของวงจรแปลงผันความสูงของพัลส์ มีความสำคัญมากกับระบบวิเคราะห์อนุภาคนิวเคลียร์ ถ้าระบบวัดมีความเป็นเชิงเส้นสูง เมื่อแปลงสัญญาณพัลส์ไปเป็นสัญญาณเชิงตัวเลขแสดงเป็นสเปกตรัมของการแจกแจงพลังงานของอนุภาคนิวเคลียร์แล้ว จะสามารถอ่านค่าของพลังงานและปริมาณของอนุภาคนิวเคลียร์จากสเปกตรัมได้ถูกต้องมากกว่า ความผิดพลาดของการวัด เกิดจากความผิดพลาดของการแปลงผันสัญญาณและความผิดพลาดของการแปลงผันสัญญาณ ที่สำคัญสามารถแบ่งออกได้ 4 ชนิด คือ ความผิดพลาดจากออฟเซต (Offset Error), ความผิดพลาดจากการขยาย (Gain Error), ความไม่เป็นเชิงเส้นแบบอินติกรัล (Integral Non-linearity ; INL), ความไม่เป็นเชิงเส้นแบบดิฟเฟอเรนเชียล (Differential Non-linearity ; DNL)

1. ความผิดพลาดจากออฟเซตต์ ดังรูปที่ 2.10 ก . การแปลงสัญญาณที่บิดแรกถึงบิดสุดท้าย มีการเบี่ยงเบนจากแนวแกน การแปลงผันอุดมคติทำให้สัญญาณขาเข้าและค่าดิจิทัลมีค่าไม่ตรงกับค่าจริงของการวัด แต่ยังคงให้สัดส่วนสัญญาณดิจิทัลเชิงอุดมคติกับสัญญาณดิจิทัลที่ทำการวัดเท่ากันตลอดช่วงวัด โดยไม่ถูกรบกวนจากความผิดพลาดจากการแปลงผันอื่น
2. ความไม่เป็นเชิงเส้นจากอัตราขยาย ดังรูป 2.10 ข. ความแตกต่างระหว่างค่าดิจิทัลที่เกิดจากการวัดและค่าสัญญาณดิจิทัลเชิงอุดมคติ ให้สัดส่วนที่ไม่เท่ากันตลอดช่วงวัด ทำให้แนวเส้นการแปลงผัน (Slope) แยกออกจากแนวเส้นแปลงผันเชิงอุดมคติ ความแตกต่างหาได้จาก ค่าดิจิทัลในแนวแกนอินพุตเทียบกับค่าดิจิทัลในแนวแกนอุดมคติ เช่น ดังรูปการแปลงผันสัญญาณดิจิทัลที่ค่า 110 และ 111 ให้ความผิดพลาดจากอัตราขยาย 1.5 LSB
3. ความไม่เป็นเชิงเส้นแบบอินดิกรัต เป็นความเบี่ยงเบนสูงสุดของการแปลงผันเทียบกับค่าดิจิทัลในแนวแกนอุดมคติ มีหน่วยเป็นเปอร์เซ็นต์ หรือ LSB ดังรูป 2.10 ค. ถ้าทำการเพิ่มจำนวนความละเอียดของช่องการแปลงผันมากขึ้น จะทำให้ผลของความไม่เป็นเชิงเส้นลดน้อยลง
4. ความไม่เป็นเชิงเส้นแบบดิฟเฟอเรนเชียล เป็นความผิดพลาดของการแปลงผัน ณ ตำแหน่งดิจิทัลใดๆ เทียบกับค่าดิจิทัลแนวแกนอุดมคติ ดังรูป 2.10 ค. ค่าความไม่เป็นเชิงเส้นที่แรงดันทางเข้า 3/16 ให้ความผิดพลาดของการแปลง 1 LSB ผลที่เกิดขึ้นนี้ทำให้ค่าดิจิทัลที่อ่านได้เทียบกับเป็นช่องความกว้างของแรงดันอินพุต มีความไม่สม่ำเสมอ และถ้าหากเกิดความไม่เป็นเชิงเส้นมากขึ้น จะทำให้ช่องสัญญาณดิจิทัลสูญหายไป เรียกว่า มิสซิง โคด (Missing Code) ดังรูป 2.10 ง.



- ก. ความผิดพลาดจากออฟเซตต์
- ข. ความไม่เป็นเชิงเส้นจากอัตราขยาย
- ค. ความไม่เป็นเชิงเส้นแบบอนติกริต และ ความไม่เป็นเชิงเส้นแบบดิฟเฟอเรนเชียล
- ง. มีสซิงโคค


รูปที่ 2.10 แผนภาพความคลาดเคลื่อนแบบต่างๆ ที่อาจเกิดขึ้นในการแปลงผันสัญญาณ

การแปลงผันสัญญาณอนาลอกเป็นดิจิตอลชนิดซัคเซสซีฟแอสซิมเพชัน และชนิดแฟลชคอนเวอร์เตอร์นั้น เวลาในการแปลงผันสัญญาณแต่ละครั้งจะคงที่ ไม่ขึ้นกับขนาดสัญญาณหรือตำแหน่งช่องวิเคราะห์ที่สอดคล้องกับพลังงานของรังสี ความรวดเร็วของการแปลงผันขึ้นอยู่กับคุณสมบัติของวงจร โดยในเครื่องวิเคราะห์พลังงานแบบหลายช่องที่ใช้วงจรแปลงผันชนิดซัคเซสซีฟแอสซิมเพชัน จะใช้เวลาระหว่าง 5-6 μs สำหรับชนิดแฟลชคอนเวอร์เตอร์ใช้เวลาในระดับ ns ส่วนการสูญเสียเวลาในการแปลงผันสัญญาณชนิดวิลคินสันจะขึ้นกับความถี่ของสัญญาณนาฬิกาและพลังงาน ดังนั้นในช่วงเวลาการวิเคราะห์สัญญาณจึงไม่คงที่ สำหรับข้อดีของการแปลงผันสัญญาณแบบไปป์ไลน์ คือสามารถแปลงสัญญาณได้ต่ำกว่า 1 μs และให้ความละเอียดของช่องสัญญาณได้สูงโดยไม่สูญเสียเวลาในการแปลงมาก ดังนั้นการแปลงผันสัญญาณแบบไปป์ไลน์จึงมีความเหมาะสมในการประยุกต์ใช้สำหรับการพัฒนาเครื่องวิเคราะห์หลายช่องที่มีขนาดเล็ก และฝังตัวอยู่ในอุปกรณ์วัดสเปกตรัมรังสีได้

2.5 ระบบส่งข้อมูลผ่านพอร์ตยูเอสบี⁶¹


ความเร็วในการส่งข้อมูลจากวงจรแปลงสัญญาณเพื่อกำเนิดสเปกตรัมรังสีนั้น มีความสำคัญต่อการวัดรังสีที่มีอัตรานับรังสีสูงเป็นอย่างมาก เนื่องจากจะเกิดการสูญเสียจำนวนนับในระหว่างรอการส่งข้อมูล รูปแบบการส่งที่ใช้ในเครื่องมีวัดรังสีเดิมมักเป็นระบบอนุกรม RS-232 ที่มีขีดจำกัดของการรับส่งตามมาตรฐานของอุปกรณ์ เช่น ในคอมพิวเตอร์ที่ใช้ไอซีของอินเทล (Intel) เบอร์ 16550 จะให้อัตราการรับส่งข้อมูลเพียง 115200 บอร์ด เมื่อนำมาคำนวณถึงอัตราการรับส่งข้อมูลจากอุปกรณ์แปลงสัญญาณขนาด 12 บิต จะพบว่าสามารถรับข้อมูลได้มากที่สุดประมาณ 7,000 ครั้งต่อวินาที ความสามารถดังกล่าวนี้ไม่เพียงพอต่อการนับรังสีสูง และไม่สามารถพัฒนาให้เครื่องมือมีขนาดเล็กได้ อีกทั้งเริ่มไม่เป็นที่นิยม ดังนั้นกระบวนการส่งข้อมูลความเร็วสูงในระบบข้อมูลอนุกรมในปัจจุบันที่นำมาทดแทนระบบเก่า คือระบบการสื่อสารผ่านพอร์ตยูเอสบี

ยูเอสบี (Universal Serial Bus) เป็นการส่งข้อมูลอนุกรมแบบบิพอดirectional ได้รับการออกแบบให้เป็นระบบส่งข้อมูลมาตรฐานโดยอินเทล, ไมโครซอฟต์ (Microsoft), คอมแพ็ค (Compaq) และเอ็นอีซี (Nec) เมื่อปี 1996 ความต้องการในการติดต่อระหว่างคอมพิวเตอร์กับอุปกรณ์ต่อพ่วงภายนอกที่มีหลากหลายตามความต้องการของผู้ใช้งาน เช่น โมเด็ม สแกนเนอร์ หรืออุปกรณ์ต่อพ่วงภายนอกอื่นๆ ทำให้พอร์ตอนุกรมเริ่มมีขีดจำกัด และไม่เพียงพอต่อการใช้งาน ดังนั้นพอร์ตยูเอสบีจึงถูกออกแบบให้สามารถรองรับอุปกรณ์ได้ถึง 127 ตัวจากคอมพิวเตอร์เพียงตัวเดียวด้วยแอดเดรสบิตขนาด 7 บิต และจำนวนระดับชั้นของการต่อพ่วง 7 ชั้น ดังแผนภาพรูปที่ 2.11 ในระยะเริ่มต้นมาตรฐานของยูเอสบีเป็นรุ่น 1.0/1.1 มีความสามารถในการรับส่งข้อมูล 1.5 Mbps ในโหมดโลว์สปีด (Low Speed) และ 12 Mbps ในโหมดฟูลสปีด (Full Speed) ตามลำดับ จนถึงปัจจุบันในรุ่น 2.0 สามารถรับส่งข้อมูลที่ 480 Mbps ในโหมดไฮสปีด (Hi Speed)



รูปที่ 2.11 คอมพิวเตอร์กับอุปกรณ์ต่อพ่วงภายนอก

คอนเน็กเตอร์ (Connector) ที่ใช้ในระบบยูเอสบีจะมีอยู่ 2 อนุกรมคือ อนุกรม A และ อนุกรม B ซึ่งแต่ละชนิดจะมีคู่เสียบเป็นปลั๊กตัวผู้และตัวเมียดังรูปที่ 2.12 สำหรับยูเอสบีรุ่น 2.0 ได้มีการกำหนดคอนเน็กเตอร์อนุกรม B แบบเล็กเพิ่มเติมเพื่อใช้กับอุปกรณ์ขนาดเล็ก เช่น โทรศัพท์มือถือ หรืออิเล็กทรอนิกส์ออร์แกนไนเซอร์ (Electronic Organizer) เป็นต้น




รูปที่ 2.12 ลักษณะของคอนเน็กเตอร์ในระบบยูเอสบี

การเชื่อมต่อยูเอสบีจะใช้สายไฟเพียง 4 เส้นเท่านั้น โดยใช้เป็นขั้วแหล่งจ่ายไฟ 2 เส้น (สายไฟเลี้ยงและกราวนด์) และอีก 2 เส้นจะเป็นสายข้อมูลแบบดิฟเฟอเรนเชียล (D+ และ D-) การใช้สีของสายไฟภายในเคเบิลยูเอสบีจะเป็นมาตรฐานเหมือนกันหมด เพื่อหลีกเลี่ยงความสับสนระหว่างผู้ผลิตแต่ละราย สำหรับสายเคเบิลที่ใช้กับการเชื่อมต่อในโหมดฟูลสปีดและไฮสปีดจะมีการชิลด์(shield)สายข้อมูล ทำให้สามารถมีความยาวได้ถึง 5 เมตร ส่วนสายเคเบิลในโหมดโลว์สปีดนั้นไม่จำเป็นต้องมีการชิลด์ ดังนั้นความยาวจึงถูกจำกัดอยู่ที่ 3 เมตรเท่านั้น

การทำให้อุปกรณ์ต่อพ่วงแยกแยะความเร็วของอุปกรณ์ยูเอสบี ทำได้โดยการใช้ตัวต้านทานพูลอัพ (Pulled Up) ที่อุปกรณ์เชื่อมต่อในตำแหน่งที่ต่างกันตามข้อตกลงคือ

- อุปกรณ์ฟูลสปีดจะใช้ตัวต้านทาน 1.5 กิโลโอห์ม พูลอัพที่สายสัญญาณ D+
- อุปกรณ์โลว์สปีดจะใช้ตัวต้านทาน 1.5 กิโลโอห์ม พูลอัพที่สายสัญญาณ D-
- อุปกรณ์ไฮสปีดจะใช้การเชื่อมต่อแบบฟูลสปีดในระยะเริ่มต้นแรก ด้วยสวิตช์ตัดต่อตัวต้านทาน หลังจากทีตรวจสอบว่าอุปกรณ์ที่เชื่อมต่อกันรองรับโหมดไฮสปีด ตัวต้านทานจะถูกตัดออกหลังจากอุปกรณ์ทั้ง 2 ฝั่งปรับความเร็วในการรับส่งแล้ว



รูปที่ 2.13 การตรวจสอบความเร็วในการรับส่งข้อมูล

ความสามารถของระบบบัญชีเอสบีที่สามารถจ่ายกำลังไฟฟ้าจากระบบบัสได้ จึงไม่จำเป็นต้องต่อระบบจ่ายกำลังภายนอกให้อุปกรณ์ต่อพ่วงเพิ่มเติม การจ่ายพลังงานให้กับอุปกรณ์เชื่อมต่อในระบบยูเอสบีมี 3 คลาสได้แก่

1. **อุปกรณ์ที่ใช้กำลังไฟฟ้าจากระบบบัสต่ำ (Low-Power Bus Powered Device)** อุปกรณ์ที่ใช้กำลังไฟฟ้าจากระบบบัสต่ำจะดึงกำลังไฟฟ้าทั้งหมดจากบัส ไม่สามารถดึงกำลังงานได้มากกว่า 1 หน่วยโหลต ซึ่งในข้อกำหนดยูเอสบีได้กำหนดไว้ว่า 1 หน่วยโหลตมีค่าเท่ากับ 100 มิลลิแอมป์ สำหรับอุปกรณ์ที่ถูกออกแบบมาให้ใช้ฟังก์ชันนี้จะต้องออกแบบให้สามารถทำงานเมื่อแรงดัน Vbus มีค่าอยู่ในช่วงตั้งแต่ 4.4 โวลต์ ถึง 5.25 โวลต์ได้ด้วย โดยวัดที่ขั้วต่อด้านอุปกรณ์ต่อพ่วง
2. **อุปกรณ์ที่ใช้กำลังไฟฟ้าจากระบบบัสสูง (High-Power Bus Powered Device)** อุปกรณ์ที่ใช้กำลังไฟฟ้าจากระบบบัสสูงจะดึงกำลังไฟฟ้าทั้งหมดจากบัส ไม่สามารถดึงกำลังงานได้มากกว่า 1 หน่วยโหลตจนกระทั่งมันถูกตั้งค่าต่างๆ เรียบร้อยแล้ว หลังจากนั้นจะสามารถดึงกระแสได้ถึง 5 หน่วยโหลต (สูงสุดที่ 500 มิลลิแอมป์) ขึ้นอยู่กับค่าที่ระบุไว้ในตัวเดสคริปเตอร์ (Descriptor) การตรวจนับและการอินิวเมอเรท (Enumerate) อุปกรณ์ที่ออกแบบมาให้ใช้ฟังก์ชันนี้ จะต้องออกแบบให้สามารถทำงานเมื่อแรงดัน Vbus มีค่าอย่างน้อยที่สุดที่ 4.40 โวลต์ เมื่ออุปกรณ์ทำงานเต็มที่จะสามารถทำงานได้ในช่วงแรงดัน 4.75 ถึง 5.25 โวลต์ได้ โดยค่าแรงดันนี้เป็นการวัดที่ขั้วต่อด้านอุปกรณ์ต่อพ่วง
3. **อุปกรณ์ที่ใช้กำลังไฟฟ้าจากตัวอุปกรณ์เอง (Self-Powered Device)** อุปกรณ์ที่ใช้กำลังไฟฟ้าจากตัวอุปกรณ์เองอาจดึงกำลังไฟฟ้าได้ถึง 1 หน่วยโหลตจากระบบบัสและส่วนที่เหลือจะรับมาจากแหล่งจ่ายไฟฟ้าภายนอก ในกรณีที่แหล่งจ่ายไฟฟ้าภายนอกนั้นไม่สามารถทำงานได้ อุปกรณ์จะต้องจัดเตรียมวิธีการให้ดึงกระแสสำรองจากระบบบัสได้ไม่เกิน 1 หน่วยโหลต อุปกรณ์แบบนี้สามารถออกแบบให้เข้ากับข้อกำหนดยูเอสบีได้ง่ายกว่า เนื่องจากไม่ต้องกังวลในเรื่องของการใช้กำลังงานเกิน ระบบบัสจะยอมให้อุปกรณ์ใช้กำลังไฟฟ้า 1 หน่วยโหลตจากระบบบัสในการตรวจนับและอินิวเมอเรทตัวอุปกรณ์ได้ โดยไม่จำเป็นต้องใช้กำลังงานจากแหล่งจ่ายกำลังงานหลัก


รูปแบบการรับส่งข้อมูล สำหรับการติดต่อระหว่างคอมพิวเตอร์กับอุปกรณ์ต่อพ่วงบนบัสยูเอสบีตามขนาดและช่วงเวลาในการส่งข้อมูล ดังรูปที่ 2.14 ทำให้สามารถแบ่งชนิดการรับส่งข้อมูลออกได้เป็น 4 รูปแบบดังนี้

1. **การส่งถ่ายข้อมูลแบบคอนโทรล (Control Transfers)** เป็นการส่งถ่ายข้อมูลเพียงชนิดเดียวซึ่งมีฟังก์ชันที่ถูกกำหนดโดยข้อกำหนดยูเอสบี การส่งถ่ายข้อมูลแบบนี้จะทำให้โฮสต์ (Host) สามารถอ่านข้อมูลเกี่ยวกับอุปกรณ์ ตั้งค่าแอดเดรสของอุปกรณ์ เลือกคอนฟิกเกอร์ชัน (Configuration) และตั้งค่าอื่นๆ ได้ ซึ่งอุปกรณ์ยูเอสบีทุกตัวจะต้องสนับสนุนการส่งถ่ายข้อมูลชนิดนี้

2. **การส่งถ่ายข้อมูลแบบบัลค์ (Bulk Data Transfers)** ถูกออกแบบมาเพื่อใช้กับงานที่ไม่คำนึงถึงอัตราการส่งถ่ายข้อมูลเป็นหลัก แต่จะเป็นงานที่ต้องการความถูกต้องของข้อมูลเป็นสำคัญ สำหรับกรณีที่เป็นข้อมูลที่ส่งถ่ายด้วยวิธีการนี้จะต้องสามารถหยุดเพื่อรอการส่งถ่ายข้อมูลได้ อุปกรณ์ที่สนับสนุนการส่งถ่ายข้อมูลบัลค์นี้มีลักษณะเป็นอุปกรณ์แบบพูลสตอปและโฮสปีดเท่านั้น อุปกรณ์ยูเอสบีทุกตัวอาจไม่ต้องการการสนับสนุนการส่งถ่ายข้อมูลบัลค์ก็ได้


3. **การส่งถ่ายข้อมูลแบบอินเทอร์รัพท์ (Interrupt Data Transfers)** จะใช้สำหรับอุปกรณ์ ซึ่งต้องรับสัญญาณจากโฮสต์หรือการเรียกร้องความสนใจของอุปกรณ์เป็นช่วงระยะเวลาที่สม่ำเสมอ และเป็นอีกวิธีหนึ่งซึ่งอุปกรณ์แบบโลว์สปีดสามารถใช้ในการส่งถ่ายข้อมูลได้ คีย์บอร์ดและเมาส์จะใช้การส่งถ่ายข้อมูลอินเทอร์รัพท์ในการส่งสัญญาณการกดคีย์ และข้อมูลตำแหน่งของการเคลื่อนเมาส์ การส่งถ่ายข้อมูลแบบอินเทอร์รัพท์สามารถใช้กับโหมดการสื่อสารที่ความเร็วใดๆ ก็ได้ ทั้งนี้อุปกรณ์ยูเอสบีทุกตัวไม่จำเป็นต้องสนับสนุนการส่งถ่ายข้อมูลชนิดนี้

4. **การส่งถ่ายข้อมูลแบบไอโซโครนัส (Isochronous Data Transfers)** เป็นการส่งถ่ายข้อมูลที่มีการรับประกันเวลาในการส่ง แต่จะไม่มีการแก้ไขความผิดพลาดที่เกิดขึ้น ข้อมูลซึ่งเหมาะสำหรับการส่งข้อมูลชนิดนี้ได้แก่ ไฟล์ข้อมูลเสียงซึ่งต้องมีการใช้งานในแบบเวลาจริง (Real Time) การส่งถ่ายข้อมูลชนิดนี้เป็นเพียงชนิดเดียวที่ไม่สนับสนุนการส่งถ่ายอย่างอัตโนมัติในกรณีที่มีการส่งข้อมูลเกิดความผิดพลาด ดังนั้นความผิดพลาดที่อาจเกิดขึ้นบ้างจึงเป็นสิ่งที่ต้องยอมรับได้ อุปกรณ์ที่สนับสนุนการส่งถ่ายข้อมูลไอโซโครนัสจะมีเพียงอุปกรณ์แบบพูลสตอปและโฮสปีดเท่านั้น ซึ่งอุปกรณ์ยูเอสบีทุกตัวไม่จำเป็นต้องสนับสนุนการส่งถ่ายข้อมูลชนิดนี้



รูปที่ 2.14 การส่งข้อมูลบนบัสยูเอสบี

ในการส่งข้อมูลแบบต่างๆ จะให้ความสามารถในการส่งถ่ายข้อมูลต่อวินาทีไม่เท่ากันดังรูปที่ 2.15 ในทางปฏิบัติการรับส่งข้อมูลอาจลดต่ำลงได้ เช่น ในโหมดฟูลสปีดที่ให้อัตรา 1.5 Mbps จึงเป็นแบนด์วิดท์ทั้งหมดตามทฤษฎี แต่ในการรับส่งจริงจะเหลือเพียงแค่ประมาณ 1 Mbps เนื่องจากระบบจะต้องส่งข้อมูลที่เป็นรหัสในการควบคุมและตรวจสอบไปพร้อมกับข้อมูลใช้งาน ทำให้การออกแบบอุปกรณ์ที่ติดต่อกับระบบคอมพิวเตอร์ ต้องคำนึงถึงความสามารถในการจัดการข้อมูลของอุปกรณ์นั้นในแบบต่างๆ ด้วย รูปที่ 2.15 แสดงกราฟความสามารถในการส่งข้อมูลต่างๆ ของระบบบัสแบบยูเอสบี



รูปที่ 2.15 กราฟความสามารถในการส่งข้อมูลต่างๆ ของระบบบัสแบบยูเอสบี