

การออกแบบบวงจรรวมขนาดใหญ่มากเพื่อจัดการข้อมูลและความ



นาย สุเมธ อัจจะศิริกุล

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรมหาบัณฑิต

ภาควิชาวิศวกรรมคอมพิวเตอร์

บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

พ.ศ. 2537

ISBN 974-584-401-2

ลิขสิทธิ์ของบัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย

工14242804

VLSI DESIGN FOR QUEUE MANAGEMENT

Mister Sumet Angkasirikul

A Thesis Submitted in Partial Fulfillment of the Requirements

for the Degree of Master of Science

Department of Computer Engineering

Graduate School

Chulalongkorn University

1994

ISBN 974-584-401-2

หัวข้อวิทยานิพนธ์
โดย
ภาควิชา
อาจารย์ที่ปรึกษา

การออกแบบโครงสร้างขนาดใหญ่มากเพื่อจัดการข้อมูลและความต้อง^{การ}
นายสุเมธ อังคศรีกุล
วิศวกรรมคอมพิวเตอร์
ผู้ช่วยศาสตราจารย์สุขุม ลักษณะ ลักษณะ
ผู้ช่วยศาสตราจารย์บุญชัย ไสววรรณวิชกุล



บันทึกวิทยาลักษณ์ ของอาจารย์สุเมธ อังคศรีกุล ให้นักวิทยานิพนธ์ดังบันทึกนี้เป็นส่วนหนึ่งของการศึกษา^{การ}
หลักสูตรปริญญาตรี สาขาวิชา

..... ลงวันที่ คณบดีบันทึกวิทยาลักษณ์
(ศาสตราจารย์ ดร. ถาวร วัชรากย์)

คณะกรรมการรับวิทยานิพนธ์

..... ลงวันที่ ประธานกรรมการ
(ดร. สมชาย ประเสริฐธุระกุล)

..... ลงวันที่ อาจารย์ที่ปรึกษา
(ผู้ช่วยศาสตราจารย์ สุขุม ลักษณะ)

..... ลงวันที่ อาจารย์ที่ปรึกษาร่วม
(ผู้ช่วยศาสตราจารย์ บุญชัย ไสววรรณวิชกุล)

..... ลงวันที่ กรรมการ
(ดร. ฐิต ศรีบูรณ์)

พิมพ์ด้นฉบับนักค้าย่อวิทยานิพนธ์ภายในกรอบสีเขียวนี้เพียงแผ่นเดียว



สุเมธ อังคงศรีกุล : การออกแบบวงจรรวมขนาดใหญ่มาเพื่อจัดการข้อมูลแควาย (VLSI DESIGN FOR QUEUE MANAGEMENT) อ.ที่ปรึกษา : ผศ.สุขุม ลักษะปะกอบ อ.ที่ปรึกษาร่วม : ผศ.นฤชัย ไสววรรณพิชกุล,
153 หน้า ISBN 974-584-401-2

งานวิจัยนี้มีวัตถุประสงค์เพื่อศึกษาทฤษฎีเบื้องต้นของวงจรรวมและการออกแบบวงจรรวม การออกแบบวงจร
อิเล็กทรอนิกส์เพื่อจัดสร้างวงจรให้ทำกระบวนการจัดการโครงสร้างข้อมูลแควายแทนการใช้กระบวนการการทำงานซอฟต์แวร์
และยกตัวอย่างการใช้งาน นำวงจรจัดการแควายไปออกแบบเป็นวงจรรวมขนาดใหญ่มา ทดสอบการทำงานวงจรรวมโดย
วิธีจำลองการทำงาน

ในการดำเนินการวิจัยได้ออกแบบวงจรอิเล็กทรอนิกส์เพื่อจัดการข้อมูลแควาย ทดสอบการทำงานโดยใช้
โปรแกรมจำลองการทำงานทางlogicอแดปเตอร์ ออกแบบวงจรรวมจัดการแควายเป็นวงจรรวม 3 ประเภท ได้แก่ อุปกรณ์เก็ท
อาเรย์ที่โปรแกรมได้ใช้ลิง วงจรรวมเชมิคัลสตอมที่ใช้เซลมาตรฐานของแฮร์ลสอชี 3000 และวงจรรวมฟูลคัลสตอมโดยใช้
โปรแกรมช่วยออกแบบเชอแคดทุ ทดสอบการทำงานโดยใช้ส่วนคำสั่งจำลองการทำงานของโปรแกรมช่วยออกแบบภายใต้
สภาพการทำงานที่กำหนด จัดส่งวงจรรวมเชมิคัลสตอมที่ใช้เซลมาตรฐานไปทำการเจือสารจริงที่โรงงานเจือสารในประเทศไทย
ออกสู่ตลาด นักงานนี้ได้แสดงการประยุกต์ใช้วงจรจัดการแควายโดยได้ออกแบบวงจรอิเล็กทรอนิกส์และวงจรรวมอุปกรณ์
เก็ทอาเรย์ที่โปรแกรมได้ใช้ลิงเป็นวงจรปรินเตอร์สปุลเลอร์เพื่อเป็นตัวอย่างด้วย

ผลของการดำเนินโครงการวิจัยได้ผลจากการจำลองการทำงานตรงตามข้อระบุในการออกแบบ รวมทั้งการ
ทำงานของวงจรรวมเชมิคัลสตอมที่ได้เจือสารนี้ใช้งานได้ตามข้อระบุด้วย ผู้วิจัยได้ทำการเปรียบเทียบการใช้งานวงจรรวม
แต่ละชนิดในด้านระดับความซับซ้อนของการออกแบบ ระยะเวลาที่ใช้ในการออกแบบและจัดสร้าง ค่าใช้จ่ายเพื่อการจัดสร้าง
อุปกรณ์ต้นแบบ และได้เสนอข้อคิดเห็นสำหรับความเหมาะสมในการใช้งานวงจรรวมแต่ละชนิดในตอนท้าย



C216820 : MAJOR COMPUTER SCIENCE

KEY WORD : VLSI DESIGN / QUEUING DATA MANAGEMENT

SUMET ANGKASIRIKUL : VLSI DESIGN FOR QUEUE MANAGEMENT ,

THESIS ADVISOR : ASST. PROF. SUYUT SATAYAPRAKORB, THESIS CO-ADVISOR :
ASST.PROF.BOONCHAI SOWANWANICHAKUL 153 pp. ISBN 974-584-401-2

The objectives of this project are to study the principle of the integrated circuit (IC) and the integrated circuit theory, design the electronic circuit for building the queuing data structure management algorithm instead of using software process, implement the algorithm on application specific IC and test the algorithm on the computer simulation process.

The research designs the electronic circuit for managing the queuing data. The experimental test is done by using the ORCAD program to build the logic simulation model. The circuit is implemented into 3 categories, gate array, semi-custom and full custom. First, the gate array is designed by using XILINX field programmable gate array. Second, The semi-custom IC is designed by using the Harris SC 3000 standard cell and lastly, the full-custom IC is designed by using CIRCAD II software under the CMOS 1.5 micron double metal technology. The simulations of the operations for each category under the same conditions are tested. The semi-custom IC which is used Harris SC 3000 standard cell is sent to be fabricated in Australia. The research is also applied the algorithm to use as printer spooler.

The results from the research are as expected. The comparisons of the complexity of the design, time needed for designing and prototype building, cost of building the prototype and concluding remarks are also commented in the paper.

ภาควิชา..... วิศวกรรมคอมพิวเตอร์

ลายมือชื่อนิสิต..... พล. อ. ๑๑-

สาขาวิชา..... วิทยาศาสตร์คอมพิวเตอร์

ลายมือชื่ออาจารย์ที่ปรึกษา..... พล. อ. ดร. มนต์รัตน์

ปีการศึกษา..... 2536

ลายมือชื่ออาจารย์ที่ปรึกษาร่วม..... พล. อ. ดร. มนต์รัตน์



กิตติกรรมประกาศ

วิทยานิพนธ์นี้สำเร็จดุลดำรงได้ด้วยความช่วยเหลืออย่างดีซึ่งของผู้ช่วยศาสตราจารย์สุขุม สดับประกอบ
อาจารย์ที่ปรึกษาวิทยานิพนธ์ ผู้ช่วยศาสตราจารย์ บุญชัย ไสวรรณพิทกุล อาจารย์ที่ปรึกษาร่วม ซึ่งได้ให้
คำแนะนำและข้อคิดเห็นดังๆ ของการวิจัยด้วยดีโดยตลอด ขอขอบคุณ ดร.นวร ปักสราตร ที่ได้ให้คำแนะนำ
ที่เป็นประโยชน์ต่อการวิจัย นายอนุชาติ ทัศนวินปล์ นายประเสริฐ คันธามานนท์ ผู้ให้ความช่วยเหลือและร่วม
มือในการใช้เครื่องมือเพื่อทำการวิจัย ขอขอบคุณเป็นพิเศษด้วย นายวิชัย เอื้อมสินวัฒนา ผู้ให้ความร่วมมือและ
ความช่วยเหลือเป็นอย่างดีซึ่งสำหรับการใช้เครื่องมือเพื่อการออกแบบและจัดองค์การทำงานในการวิจัย
ขอบคุณนางสาววนิดา ศรีภักดี และนางสาวอรุณี ใจพารานันท์ ผู้ทิมพ์และเรียบเรียงรูปเล่มหนังสือ
วิทยานิพนธ์นี้

ท้ายนี้ ผู้วิจัยขอกราบขอบพระคุณ บิดา-มารดา ซึ่งให้กำลังใจแก่ผู้วิจัยเสมอมาจนสำเร็จการศึกษา



สารบัญ

	หน้า
บทคัดย่อภาษาไทย	๑
บทคัดย่อภาษาอังกฤษ	๒
กิจกรรมประการ	๓
สารบัญตาราง	๗
สารบัญภาพ	๙
 บทที่	
1. บทนำ	๑
2. ทฤษฎีวงจรรวมขนาดใหญ่มากและการออกแบบ	๖
3. โปรแกรมจัดการข้อมูลเดาอย่างและประโยชน์การใช้ข้อมูลเดาอย่าง	๔๒
4. การออกแบบวงจรจัดการข้อมูลเดาอย่าง	๕๕
5. การออกแบบวงจรรวมจัดการข้อมูลเดาอย่าง	๙๐
6. การนำวงจรจัดการเดาอย่างไปใช้ในสปุลเลอร์สำหรับเครื่องพิมพ์	๑๒๘
7. สรุปการวิจัยและข้อเสนอแนะ	๑๔๗
รายการอ้างอิง	๑๔๙
ภาคผนวก	๑๕๐
ประวัติผู้เขียน	๑๕๒

สารบัญตาราง

	หน้าที่
ตารางที่ 1.1 วิวัฒนาการของงานจรรยาム.....	7
ตารางที่ 6.1 เปรียบเทียบระดับความซับซ้อนของการออกแบบบางจรรยาム	142
ตารางที่ 6.2 เปรียบเทียบระยะเวลาที่ใช้ออกแบบนำผลและจัดสร้างงานจรรยาム	143
ตารางที่ 6.3 เปรียบเทียบค่าใช้จ่ายในการจัดสร้างงานจรรยาム	144

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 วงจรรวมพีเอแอล (Programmable Array Logic, PAL).....	10
รูปที่ 2.2 วงจรรวมพีแอลเอ (Programmable Logic, Array, PLA).....	11
รูปที่ 2.3 การเชื่อมต่อ CLB ในวงจรรวมเก็ทอาร์ที่โปรแกรมได้.....	12
รูปที่ 2.4 ตัวอย่างมาโคเรซลของวงจรรวมเก็ทอาร์.....	13
รูปที่ 2.5 การจำแนกวงจรรวมประเภทต่าง ๆ	15
รูปที่ 2.6 ขั้นตอนการออกแบบวงจรรวมเฉพาะกิจ	16
รูปที่ 2.7 โครงสร้างของทรานซิสเตอร์แบบมอส.....	19
รูปที่ 2.8 ทรานซิสเตอร์มอสชนิดต่างๆ	20
รูปที่ 2.9 การทำงานของทรานซิสเตอร์แบบเอ็นไฮด์เมนท์ในเทอนของ.....	21
 $V_{ds} PV(V_{gs} > V_t)$ 	
รูปที่ 2.10 เปรียบเทียบกราฟระหว่าง V_{gs} กับ I_{ds} ของทรานซิสเตอร์แบบ.....	22
อีนไฮด์เมนต์และดีเพลิกชั่น ทั้งอีนมองและพินมอง	
รูปที่ 2.11 สัญญาณของทรานซิสเตอร์มอส	23
รูปที่ 2.12 พาสทรานซิสเตอร์	25
รูปที่ 2.13 แสดงถูกใจของทรานซิสเตอร์ในแบบของสวิทช์	26
รูปที่ 2.14 คอมพเลิมентаเรี่ย สวิทช์.....	26
รูปที่ 2.15 โครงสร้างของวงจรคณ์ไบเนชั่นแบบเอ็นมอง	27
รูปที่ 2.16 วงจรของ $f = (ab + c)$	29
รูปที่ 2.17 โครงสร้างของวงจรคณ์ไบเนชั่นแบบชีมมอง	30
รูปที่ 2.18 วงจรคณ์ไบเนชั่นโดยใช้แบบชีมมอง ตามสมการ $f = x + yz$	31
รูปที่ 2.19 วงจร CMOS NOR gate	31
รูปที่ 2.20 วงจร CMOS NAND gate	31
รูปที่ 2.21 กฎการออกแบบสำหรับเทคโนโลยีเอ็นมอง	35
รูปที่ 2.22 กฎการออกแบบสำหรับเทคโนโลยีแบบชีมมอง	38
รูปที่ 2.23 แผนภาพแบบเส้นและสัญญาณ.....	39

รูปที่ 2.24 แผนภาพแบบเส้นแสดงวงจรของอีนเมตอินเวอร์ทเตอร์	40
รูปที่ 2.25 เทคโนโลยีพีวีเอลส์.....	40
รูปที่ 2.26 เทคโนโลยีเย็นเวลส์	41
รูปที่ 2.27 เทคโนโลยีทวินทับ	41
รูปที่ 3.1 ข้อมูลเดาคอยและตัวอย่างการทำงาน	42
รูปที่ 3.2 การใช้งานสปุลเลอ	43
รูปที่ 3.3 ปัญหาเดาคอยของย่างง่ายจะแสดงว่าเดาคอยเดิมเมื่อ TAIL ซึ่งตัวแทนง	45
สูงสุด	
รูปที่ 3.4 เดาคอยของหวานเมื่อเพิ่มข้อมูลหลังจาก TAIL มีค่าสูงสุดแล้ว	46
เริ่มที่ค่าต่ำสุดใหม่	
รูปที่ 3.5 ผังภาพวงจรปรินเตอร์สปุลเลอ.....	48
รูปที่ 4.1 สัญญาณต่างๆ ของอุปกรณ์หน่วยความจำ.....	56
รูปที่ 4.2 ผังเวลาการทำงานของหน่วยความจำ 6264	57
รูปที่ 4.3 อุปกรณ์ D-Flip Flop ที่ใช้สร้างตัวแปร.....	58
รูปที่ 4.4 การจัดโครงสร้างตัวแปรอินเดกซ์โดยใช้รีจิสเตอร์	58
รูปที่ 4.5 วงจรแมตติเพลกเซอร์ที่ใช้เลือกอินเดกซ์.....	59
รูปที่ 4.6 วงจรบันฟเฟอร์ 3 สถานะที่ใช้เลือกอินเดกซ์.....	59
รูปที่ 4.7 วงจรเปรียบเทียบข้อมูลนิค่าเท่ากัน โดยใช้ Exclusive-OR และ AND gate.....	60
รูปที่ 4.8 วงจรบวกเลข (ก) Half Adder (ข) Full Adder.....	61
รูปที่ 4.9 วงจร NEXT_INDEX ซึ่งสร้างจากวงจรบวกเลข Half Adder.....	62
รูปที่ 4.10 ใช้บันฟเฟอร์เลือกใช้ NEXT_INDEX.....	62
รูปที่ 4.11 ใช้ NEXT_INDEX แยกจากกัน	62
รูปที่ 4.12 แผนผังกล่องคำของอัลกอริธึม Q_INSERT และ Q_REMOVE.....	63
รูปที่ 4.13 ผังเวลาความคุณการทำงานของหน่วยความจำ RAM	64
รูปที่ 4.14 ส่วนวงจร Q.TAIL := NEXT_INDEX (Q.TAIL)	65
รูปที่ 4.15 การใช้งานชิพรีจิสเตอร์เพื่อสร้างลำดับการทำงาน 4 ลำดับ	66
รูปที่ 4.16 การใช้งานรับเลขฐาน 2 และอตอร์หัสเป็นวงจรสร้างสัญญาณลำดับ	67

รูปที่ 4.17 วงจรตรวจสอบ IF NOT Q_FULL และ ERROR	68
รูปที่ 4.18 การใช้รีจิสเตอร์เพื่อรับข้อมูลจากขาเรียบ	69
รูปที่ 4.19 ผังเวลาของการนำเข้าข้อมูลจากขาเรียบ	69
รูปที่ 4.20 คำสั่ง Q.HEAD := NEXT_INDEX(Q.HEAD)	70
รูปที่ 4.21 วงจร IF NOT Q_EMPTY	71
รูปที่ 4.22 วงจรสำหรับสัญญาณควบคุมขาเรียบ	71
รูปที่ 4.23 แผนภาพวงจรหลักของวงจรจัดการข้อมูลແຕวคอช	72
รูปที่ 4.24 แผนภาพวงจรย่อย Queue Management	73
รูปที่ 4.25 แผนภาพวงจรย่อย List Array ซึ่งใช้หน่วยความจำ Static RAM	74
รูปที่ 4.26 ส่วนวงจรย่อย VAR8BIT	74
รูปที่ 4.27 ส่วนวงจรย่อย BUF8BIT	75
รูปที่ 4.28 ส่วนวงจรย่อย VAR13BIT	75
รูปที่ 4.29 ส่วนวงจรย่อย BUFF13BIT	76
รูปที่ 4.30 ส่วนวงจรย่อย NEXT_INDEX	76
รูปที่ 4.31 ส่วนวงจรย่อย EQUAL	77
รูปที่ 4.32 ส่วนวงจรย่อย SEQ5	77
รูปที่ 4.33 ส่วนวงจรย่อย INS_DEL	78
รูปที่ 4.34 รายการอุปกรณ์วงจรรวมมาตรฐานในตรรกะ 74LSxx ที่ใช้กับ	78
วงจรจัดการข้อมูลແຕวคอช	
รูปที่ 4.35 รูปสัญญาณที่ใช้ควบคุมหน่วยความจำ	80
รูปที่ 4.36 ผลของการจำลองการทำงานในสภาพะตั้งต้น	81
รูปที่ 4.37 ผลของการจำลองการทำงานการเพิ่มข้อมูลหลังสภาพะตั้งต้น	82
รูปที่ 4.38 ผลการจำลองการเพิ่มข้อมูลที่ยังไม่ทำให้ແຕวคอชเต็ม	83
รูปที่ 4.39 ผลการจำลองการเพิ่มข้อมูลแล้วทำให้ແຕวคอชเต็ม	84
รูปที่ 4.40 ผลการจำลองการเพิ่มข้อมูลเมื่อແຕวคอชเต็มแล้ว	85
รูปที่ 4.41 ผลการจำลองการนำเข้าข้อมูลอกเมื่อมีข้อมูลในແຕวคอชนากกว่า 1 ตัว	86
รูปที่ 4.42 ผลการจำลองการนำเข้าข้อมูลออกແลัวทำให้ແຕวคอชว่างเปล่า	87

รูปที่ 4.43 ผลการจำลองการนำข้อมูลออกจากถาดอยู่แล้วอย่างอิสระ	88
รูปที่ 5.1 วงจร MEMORY COUNTER 8 BIT	91
รูปที่ 5.2 ภาพแสดงส่วนประกอบภายใน MEMORY COUNTER 8 BIT	92
รูปที่ 5.3 ภาพแสดงรายละเอียด COUNTER 8 BIT	93
รูปที่ 5.4 แสดงรายละเอียด COUNTER 1 BIT	94
รูปที่ 5.5 แสดงรายละเอียด HALF ADDER 1 BIT	95
รูปที่ 5.6 แสดงรายละเอียด TRISTATE BUFFER 8 BIT	96
รูปที่ 5.7 แสดงรายละเอียด COMPARE 8 BIT	97
รูปที่ 5.8 ผังวงจรรวม buff3st	99
รูปที่ 5.9 ผังวงจรรวม inv อุปกรณ์อินเวอร์เตอร์ (Inverter)	100
รูปที่ 5.10 ผังวงจรรวม nand 2i อุปกรณ์แอนแนเกต (NAND gate) 2 อินพุท	101
รูปที่ 5.11 ผังวงจรรวม nand 3i อุปกรณ์แอนแนเกต (NAND gate) 3 อินพุท	102
รูปที่ 5.12 ผังวงจรรวม nand 4i อุปกรณ์แอนแนเกต (NAND gate) 4 อินพุท	103
รูปที่ 5.13 ผังวงจรรวม and 2i อุปกรณ์แอนแนเกต (AND gate) 2 อินพุท	104
รูปที่ 5.14 ผังวงจรรวม and 3i อุปกรณ์แอนแนเกต (AND gate) 3 อินพุท	105
รูปที่ 5.15 ผังวงจรรวม and 4i อุปกรณ์แอนแนเกต (AND gate) 4 อินพุท	106
รูปที่ 5.16 ผังวงจรรวม nor 2i อุปกรณ์แอนแนเกต (NOR gate) 2 อินพุท	107
รูปที่ 5.17 ผังวงจรรวม nor 3i อุปกรณ์แอนแนเกต (NOR gate) 3 อินพุท	108
รูปที่ 5.18 ผังวงจรรวม nor 4i อุปกรณ์แอนแนเกต (NOR gate) 4 อินพุท	109
รูปที่ 5.19 ผังวงจรรวม or 2i อุปกรณ์แอนแนเกต (OR gate) 2 อินพุท	110
รูปที่ 5.20 ผังวงจรรวม or 3i อุปกรณ์แอนแนเกต (OR gate) 3 อินพุท	111
รูปที่ 5.21 ผังวงจรรวม or 4i อุปกรณ์แอนแนเกต (OR gate) 4 อินพุท	112
รูปที่ 5.22 ผังวงจรรวม d_flipflop	113
รูปที่ 5.23 ผังวงจรรวม next1bit	114
รูปที่ 5.24 ผังวงจรรวม equ1bit วงจรเปรียบเทียบข้อมูล 1 บิต	115
รูปที่ 5.25 ภาพแบบหน้ากากวงจรรวม var8bit	117
รูปที่ 5.26 วงจรรวม buff8bit	118

รูปที่ 5.27 ภาพแบบหน้ากากร่วมวงจร shift8bit	119
รูปที่ 5.28 ภาพแบบหน้ากากร่วมวงจร next8bit	120
รูปที่ 5.29 ภาพแบบหน้ากากร่วมวงจร equ8bit	121
รูปที่ 5.30 ภาพแบบหน้ากากร่วมวงจร rs_flipflop	122
รูปที่ 5.31 ภาพแบบหน้ากากร่วมวงจร seq5	123
รูปที่ 5.32 ภาพแบบหน้ากากร่วมวงจร ins_del	124
รูปที่ 5.33 วงจรรวมฟูลคัสตดอมจัดการข้อมูลเดาอย	125
รูปที่ 6.1 ผังระดับบนสุดของวงจรปรินเตอร์สีปุลเลอร์	132
รูปที่ 6.2 ผังส่วนวงจรควบคุมพринเตอสปุลเลอ	133
รูปที่ 6.3 ผังส่วนวงจรจัดการข้อมูลเดาอย	134
รูปที่ 6.4 ส่วนวงจรที่เป็นโปรแกรมย่ออย	134
รูปที่ 6.5 ส่วนวงจร Data Arrived	135
รูปที่ 6.6 ส่วนวงจร Acknowledge Arrived	135
รูปที่ 6.7 ส่วนวงจร Main Program	136
รูปที่ 6.8 ส่วนวงจร Main Structure	136
รูปที่ 6.9 ส่วนวงจร Main Command	137
รูปที่ 6.10 ส่วนวงจร INITIALIZE	137
รูปที่ 6.11 ส่วนวงจร FAULT enable	138
รูปที่ 6.12 ผังส่วนวงจร input/output buffer	138
รูปที่ 6.13 วงจรย่อข้อมูล Dat In	139
รูปที่ 6.14 วงจรเปรียบเทียบ Q_empty และ Q_full	139
รูปที่ 6.15 วงร์คั่วแปร Q.Head และ Q.Tail	140
รูปที่ 6.16 วงจร NextIndex	140
รูปที่ 6.17 วงจร Head/Tail Buffer	141
รูปที่ 6.18 วงจรอาร์เรย์	141